具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法技术

本发明专利技术属于电子元器件、半导体、集成电路领域，公开了具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法、MOSFET器件的外延层的沟槽中形成有闸源端夹止结构，其中，闸源端夹止结构包括：底部氧化层、源极多晶硅、非掺杂闸极多晶硅、闸极氧化层、N型闸极多晶硅和两组P型闸极多晶硅组，两组P型闸极多晶硅组分布在沟槽两侧的N型闸极多晶硅内，且每组P型闸极多晶硅组包括至少两个P型闸极多晶硅。本发明专利技术将闸极氧化层做在外延层表面上，使得MOSFET器件中不存在多晶硅间隔离氧化层，从而避免在结构中产生尖端多晶硅，进而消除了闸极与源极之间的弱点，并对表面上的闸极多晶硅进行设计使其具有静电释放功能，从而避免组件因产生静电而造成损坏。造成损坏。造成损坏。

【技术实现步骤摘要】
具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法


[0001]本专利技术属于电子元器件、半导体、集成电路领域，特别涉及具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法。

技术介绍

[0002]为了提高电源的效率，达到现代电子追求的绿化科技，如何降低导通阻抗，进一步降低传导损失，并抑制使用时温度的上升，已成为亟待解决的关键问题。对与传统功率金属氧化物半导体(MOSFET)的结构来说，其能力已经不足以应付目前所需。因此，近年来开发出了一种屏蔽闸沟槽式功率金属氧化物半导体(Shielding gate)结构，如图1所示。该结构利用了电荷平衡概念，只需更薄且阻值更低的外延即可达到更高的耐压效果，大大降低了导通阻抗，减少了许多传导损失。但是，随着成本考虑，电路板上组件间的距离都被压缩，使得组件间的相互干扰更多，更容易发生静电效应，因此如何设计保护组件的能力也愈发重要。
[0003]屏蔽闸沟槽式功率金属氧化物半导体的制作过程中，在生成多晶硅间隔离氧化层（IPO，Inter Poly Oxide)层后，进一步氧化生成侧边的闸极氧化层时，会在IPO 层及栅极氧化层间的角落处发生氧化不均的现象，在闸极多晶硅(Gate Poly)沉积后会产生尖端。该尖端容易在闸极与源极间产生一个弱点，导致闸极氧化层崩溃。而若其它的设计或工艺制程的生产水平有限，则汲极与源极间的耐压(BVDSS)也容易因尖端处的高电场而导致出现不稳定的现象。

技术实现思路

[0004]为了控制成本并提高保护组件的能力，本专利技术提供一种具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法，将闸极氧化层做在外延层表面上，使得MOSFET器件中不存在多晶硅间隔离氧化层，从而避免在结构中产生尖端多晶硅，进而消除了闸极与源极之间的弱点，并对表面上的闸极多晶硅进行设计使其具有静电释放功能，从而避免组件因产生静电而造成损坏。
[0005]本专利技术中主要采用的技术方案为：一种具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，MOSFET器件的外延层的沟槽中形成有闸源端夹止结构，其中，所述闸源端夹止结构包括：底部氧化层，所述底部氧化层生长在外延层的沟槽内表面；源极多晶硅，所述源极多晶硅沉积填充在沟槽中；非掺杂闸极多晶硅，所述非掺杂闸极多晶硅沉积填充在沟槽中的源极多晶硅上表面；闸极氧化层，所述闸极氧化层生长在外延层和底部氧化层上表面，且分布在未掺杂闸极多晶硅最上方两侧；N型闸极多晶硅，所述N型闸极多晶硅位于闸极氧化层和非掺杂闸极多晶硅的上表面；
两组P型闸极多晶硅组，两组P型闸极多晶硅组分布在沟槽两侧的N型闸极多晶硅内，且每组P型闸极多晶硅组包括至少两个P型闸极多晶硅。
[0006]优选地，所述MOSFET器件还包括P阱区和N+阱区，所述P阱区位于所述外延层两侧的上表面下方，且局部P阱区上表面与闸极氧化层接触，所述N+阱区设置在P阱区内，且位于所述外延层两侧的上表面下方，局部N+阱区上表面与闸极氧化层接触，所述N+阱区上表面与P阱区上表面齐平，记P阱区与N+阱区的间距为d，N型闸极多晶硅最外侧与P型闸极多晶硅组最外侧的间距为c，则c大于d，且最外侧N型闸极多晶硅覆盖P阱区。
[0007]优选地，所述MOSFET器件还包括介电层和金属层，所述介电层覆盖在器件表面，所述金属层沉积在所述介电层上方，且所述金属层底部延伸端穿过介电层上的金属接触孔延伸至P阱区。
[0008]优选地，所述底部氧化层在沟槽内表面的厚度为0.3
‑
0.6um。
[0009]优选地，所述介电层的厚度为0.8
‑
1.2um。
[0010]优选地，所述源极多晶硅为原位掺杂源极多晶硅，所述源极多晶硅的掺杂离子为砷离子，且砷离子的整体浓度为1e19
‑
5e19cm
‑3。
[0011]优选地，所述P型闸极多晶硅以及P阱区内注入的离子为硼离子，且硼离子注入浓度为2e13
‑
8e13 cm
‑2。
[0012]优选地，所述N型闸极多晶硅和N+阱区内注入的离子均为砷离子，且砷离子注入浓度为5e14
‑
5e15cm
‑2。
[0013]优选地，每组P型闸极多晶硅组中的P型闸极多晶硅相互间隔分布，且分布间隔为0.3
‑
1.0um。
[0014]S1:在外延层表面沉积氮化硅阻挡层，接着利用光刻工艺在外延层刻蚀出沟槽，并在沟槽内表面以高温900
‑
1100℃生长底部氧化层；S2:将外延层表面的氮化硅阻挡层去除，随后在高温900
‑
1000℃下利用干氧工艺在外延层表面生成闸极氧化层；S3:以先沉积再刻蚀的方式在沟槽内形成原位掺杂的源极多晶硅，随后在原位掺杂的源极多晶硅以及闸极氧化层上表面沉积形成非掺杂闸极多晶硅，并采用光刻工艺对部分非掺杂闸极多晶硅与部分闸极氧化层进行蚀刻；S4:采用硼离子注入将闸极氧化层表面上的非掺杂闸极多晶硅转变成P型闸极多晶硅，同时在外延层的表面下形成P阱区；S5:采用光刻工艺在P型闸极多晶硅内定义出砷离子注入区域,随后利用砷离子注入将砷离子注入区域转变成N型闸极多晶硅，同时在外延层的表面下形成N+阱区；S6:随后在器件表面沉积介电层，并采用光刻工艺蚀刻出金属接触孔，露出局部P阱区；S7:随后沉积金属层，由金属层底部延伸端穿过介电层上的金属接触孔延伸至P阱区，即得到具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件。
[0015]有益效果：本专利技术提供一种具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法，具有如下优点：（1）本专利技术中，将闸极氧化层做在外延层表面上，使得MOSFET器件中不存在多晶硅间隔离氧化层，从而避免出现氧化不均的现象，进一步避免在结构中产生尖端多晶硅，进而
消除了闸极与源极之间的弱点，防止闸极氧化层崩溃。
[0016]（2）本专利技术中，在闸极氧化层表面上的闸极多晶硅内设计PNPN结，从而形成静电保护结构，使其具有静电释放功能，避免组件因产生静电而造成损坏。
[0017]（3）本专利技术中，闸极多晶硅与沟槽内的源极多晶硅连接，因此可以通过对部分沟槽内的闸极多晶硅的高度a及连接面b进行设计，从而控制闸极阻值，使其能够平衡静电保护能力及开关速度。
附图说明
[0018]图1为现有金属氧化物半导体的结构图；图2为本专利技术的整体结构图；图3为本专利技术的S1的结构图；图4为本专利技术的S2的结构图；图5为本专利技术的S3的结构图；图6为本专利技术的S4的结构图；图7为本专利技术的S5的结构图；图8为本专利技术的S6的结构图；图9为本专利技术的S7的结构图；图中：外延层000、氮化硅阻挡层100、底部氧化层101、源极多晶硅102、闸极氧化层103、非掺杂闸极多晶硅104、P型闸极多晶硅104a、N型闸极多晶硅104b、P阱区105、N+阱区106、介电层107、金属层108。
具体实施方式
[0019]为了使本技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，MOSFET器件的外延层（000）的沟槽中形成有闸源端夹止结构，其中，所述闸源端夹止结构包括：底部氧化层（101），所述底部氧化层（101）生长在外延层（000）的沟槽内表面；源极多晶硅（102），所述源极多晶硅（102）沉积填充在沟槽中；非掺杂闸极多晶硅（104），所述非掺杂闸极多晶硅（104）沉积填充在沟槽中的源极多晶硅（102）上表面；闸极氧化层（103），所述闸极氧化层（103）生长在外延层（000）和底部氧化层（101）上表面，且分布在未掺杂闸极多晶硅最上方两侧；N型闸极多晶硅（104b），所述N型闸极多晶硅（104b）位于闸极氧化层（103）和非掺杂闸极多晶硅（104）的上表面；两组P型闸极多晶硅组，两组P型闸极多晶硅组分布在沟槽两侧的N型闸极多晶硅（104b）内，且每组P型闸极多晶硅组包括至少两个P型闸极多晶硅（104a）。2.根据权利要求1所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述MOSFET器件还包括P阱区（105）和N+阱区（106），所述P阱区（105）位于所述外延层（000）两侧的上表面下方，且局部P阱区（105）上表面与闸极氧化层（103）接触，所述N+阱区（106）设置在P阱区（105）内，且位于所述外延层（000）两侧的上表面下方，局部N+阱区（106）上表面与闸极氧化层（103）接触，所述N+阱区（106）上表面与P阱区（105）上表面齐平，记P阱区（105）与N+阱区（106）的间距为d，N型闸极多晶硅（104b）最外侧与P型闸极多晶硅组最外侧的间距为c，则c大于d，且最外侧N型闸极多晶硅（104b）覆盖P阱区（105）。3.根据权利要求1
‑
2任一所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述MOSFET器件还包括介电层（107）和金属层（108），所述介电层（107）覆盖在器件表面，所述金属层（108）沉积在所述介电层（107）上方，且所述金属层（108）底部延伸端穿过介电层（107）上的金属接触孔延伸至P阱区（105）。4.根据权利要求1所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述底部氧化层（101）在沟槽内表面的厚度为0.3
‑
0.6um。5.根据权利要求3所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述介电层（107）的厚度为0.8
‑
1.2um。6.根据权利要求1所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征...

【专利技术属性】
技术研发人员：李振道，孙明光，朱伟东，赵泊然，
申请(专利权)人：江苏应能微电子股份有限公司，
类型：发明
国别省市：