一种沟槽型原胞功率器件制备方法和沟槽型原胞功率器件技术

一种沟槽型原胞功率器件的制备方法和沟槽型原胞功率器件，该方法通过将金属层直接与多晶硅连接，提高了栅极汇流条的综合电导率，使得功率器件的栅极信号能够无损传导到各个原胞；且采用双J型互锁式版图布线方式，解决了现有技术中高密度沟槽功率器件版图布局上容易造成虚接、断接的情况。断接的情况。断接的情况。

【技术实现步骤摘要】
一种沟槽型原胞功率器件制备方法和沟槽型原胞功率器件


[0001]本专利技术涉及功率器件领域，具体涉及一种沟槽型原胞功率器件的制备方法及该制备方法制得的沟槽型原胞功率器件。

技术介绍

[0002]IGBT、MOSFET等功率器件作为必需的开关器件广泛应用在变频器和逆变器等电路结构中。沟槽型原胞功率器件的结构经历了外延型、PT型、NPT型、沟槽+FS型等数个代别的发展，随着其结构变化，功率器件的性能得到不断优化和提升，其静态损耗和关断损耗都不断的减小，功率密度也随之不断提高。
[0003]现有技术发展至今在诸多技术层面已经达到瓶颈，在某些方面也表现出了一些不足。如图1所示，主流IGBT和MOSFET等功率器件的正面原胞结构大都已经采用槽栅型原胞结构，因为槽栅型原胞结构的功率器件相比早期的平面型(Planar)原胞结构，具有垂直于芯片表面的纵向沟道，能够大幅提高芯片的电流密度。
[0004]槽栅型原胞结构的功率器件的栅极形成步骤包括如下：
[0005]在硅基表面刻蚀出密集的沟槽分布；
[0006]经过氧化工艺在沟槽和硅基表面形成一层致密的氧化层作为栅氧层；
[0007]淀积一层低阻高掺杂多晶硅材料，并填充沟槽形成原胞内的栅极；
[0008]通过刻蚀表面多晶硅淀积层形成如图1所示的横纵交叉的叉指图形，叫做栅极总线GateBus或者GateFinger或者栅极汇流条等。沟槽与栅极总线Gatebus相连，Gatebus又最终汇流到栅极PAD。形成完整的栅极布线与连接；
[0009]在芯片表面淀积一层氧化层，作为绝缘钝化层，把已经形成的栅极布线覆盖；
[0010]在栅极区和源极区开通孔，以备和金属层连接；
[0011]以溅射或蒸镀的形式在芯片表面淀积一层金属，通过通孔以连接到内部原胞的相关电极；
[0012]刻蚀金属，形成栅极和源极的电气隔离，形成栅极和源极(也称发射极)；如图2所示。
[0013]本专利技术最接近技术是Pitch在6um以上工艺平台上的沟槽Trench型IGBT与MOSFET芯片制备技术。如图3所示，栅极汇流条基本上是由淀积的多晶硅刻蚀后形成的多晶硅汇流条，Trench与多晶硅汇流条相连，多晶硅汇流条又最终汇流到栅极PAD，形成完整栅极布线与连接。由于Pitch较大，Trench和Trench的间距也比较大，栅极和源极的版图布线和电气隔离很容易实现。
[0014]随着功率器件加工工艺能力的进步和加工精度的提高，为了进一步提高IGBT的功率密度，原胞的密度越来越高，单个Pitch已经能够做到3um以下，已有2.4um,1.6um，甚至1.2um的工艺平台。按照传统工艺路线和设计方法就会在栅极与源极分界出处现一系列的问题。
[0015]如图4所示，现有工艺中设计规则要求多晶硅层对槽栅的覆盖最少要达到2um，这
样能够保证在实际的多晶硅刻蚀工艺后即便有些过刻，依然能够保证多晶硅对Trench的覆盖与良好连接。然而，上图中的槽栅间距已经小于2um,导致图4中至少有一条Trench沟槽001无法与栅极拐角处的多晶硅相连，因为，即便是从版图上将Trench连接到栅极拐角处多晶硅层，也将导致多晶硅层对槽栅的覆盖小于2um的最低要求，在多晶硅刻蚀环节，容易造成实际的虚接，断接等问题。芯片可能会产生漏电、短路、可靠性差等各类无法预知问题。如果如图4一样，干脆把Trench不接到多晶硅层上，那么就会产生Trench的一端电位浮空，会导致浮空侧原胞不能正常开启，同样会导致芯片产生闩锁问题以及热失效等系列可靠性问题。
[0016]综上，现有多晶硅汇流条工艺与版图设计方式在原胞密度较高的IGBT和MOSFET设计中遇到了难以突破的瓶颈。

技术实现思路

[0017]本专利技术的目的是提供一种沟槽型原胞功率器件的制备方法及该制备方法制得的沟槽型原胞功率器件，以克服现有技术中存在的上述诸多不足，简化工艺、提高芯片利用效率。
[0018]为实现上述专利技术目的，本专利技术的技术方案如下：
[0019]本专利技术的第一方面提供了一种沟槽型原胞功率器件的制备方法，包括如下步骤：
[0020]在硅基衬底上刻蚀梳齿状的沟槽分布；
[0021]经过氧化工艺在沟槽和硅基衬底表面形成一层氧化层作为栅极氧化层；
[0022]淀积一层多晶硅材料，并填充沟槽形成原胞内的栅极；
[0023]通过湿法腐蚀或研磨工艺，将硅基衬底表面的多晶硅材料和氧化层清除干净；
[0024]在硅基衬底表面淀积一层绝缘钝化层；
[0025]在栅极区和源极/发射极区开通孔，以备和金属层连接；
[0026]以溅射或蒸镀的形式在表面淀积一层金属层，通过通孔可连接到内部原胞的相关电极；
[0027]刻蚀金属层，形成栅极和源极/发射极；
[0028]其中，栅极和源极/发射极为双J互锁型形状，即栅极或源极/发射极主体两端向同一侧突出，且栅极和源极/发射极的突出方向相向。
[0029]进一步的，所述在硅基衬底1上刻蚀梳齿状的沟槽分布包括：
[0030]采用激光刻蚀工艺在硅基衬底1上刻蚀出梳齿状的沟槽；沟槽的宽度为0.5um
‑
0.6um,深度为4um
‑
5um，沟槽的间距为1um左右。
[0031]进一步的，所述沟槽的长度延伸为同时被栅极金属层和源极/发射极金属层覆盖，以便在栅极金属层和/或源极/发射极金属层下方的沟槽中开通孔，以供选择为将其通孔连接至栅极金属层或源极/发射极金属层。
[0032]进一步的，部分覆盖于栅极金属层和/或源极/发射极金属层突出短边的沟槽同时向两端延伸，以被栅极金属层和/或源极/发射极金属层的突出长边覆盖。
[0033]进一步的，所述沟槽分别连接于栅极、源极/发射极或者浮空。
[0034]进一步的，根据输入电容设置所述连接于栅极、源极/发射极的沟槽数量比例以及排列规则。
[0035]本专利技术的第二方面提供了一种沟槽型原胞功率器件，包括硅基衬底；
[0036]所述硅基衬底上刻蚀有梳齿状的沟槽；
[0037]所述沟槽表面上形成有氧化层，沟槽中填充有多晶硅；
[0038]还包括钝化层，形成在所述硅基衬底和沟槽表面上；
[0039]还包括金属层，所述金属层被刻蚀形成栅极和源极/发射极，通过通孔连接到内部原胞的相关电极；
[0040]其中，栅极和源极/发射极为双J互锁型形状，即栅极或源极/发射极主体两端向同一侧突出，且栅极和源极/发射极的突出方向相向。
[0041]进一步的，所述沟槽的长度延伸为同时被栅极金属层和源极/发射极金属层覆盖，以便在栅极金属层和/或源极/发射极金属层下方的沟槽中开通孔，以供选择为将其通孔连接至栅极金属层或源极/发射极金属层。
[0042]进一步的，部分覆盖于栅极金属层和/或源极/发射极金属层突出短边的沟槽同时向两端延伸，以被栅极金属层和/或源极/发射极金本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型原胞功率器件的制备方法，其特征在于，包括如下步骤：在硅基衬底上刻蚀梳齿状的沟槽分布；经过氧化工艺在沟槽和硅基衬底表面形成一层氧化层作为栅极氧化层；淀积一层多晶硅材料，并填充沟槽形成原胞内的栅极；通过湿法腐蚀或研磨工艺，将硅基衬底表面的多晶硅材料和氧化层清除干净；在硅基衬底表面淀积一层绝缘钝化层；在栅极区和源极/发射极区开通孔，以备和金属层连接；以溅射或蒸镀的形式在表面淀积一层金属层，通过通孔可连接到内部原胞的相关电极；刻蚀金属层，形成栅极和源极/发射极；其中，栅极和源极/发射极为双J互锁型形状，即栅极或源极/发射极主体两端向同一侧突出，且栅极和源极/发射极的突出方向相向。2.根据权利要求1所述的沟槽型原胞功率器件的制备方法，其特征在于，所述在硅基衬底上刻蚀梳齿状的沟槽分布包括：采用激光刻蚀工艺在硅基衬底上刻蚀出梳齿状的沟槽；沟槽的宽度为0.5um
‑
0.6um,深度为4um
‑
5um，沟槽的间距为1um左右。3.根据权利要求1或2所述的沟槽型原胞功率器件的制备方法，其特征在于，所述沟槽的长度延伸为同时被栅极金属层和源极/发射极金属层覆盖，以便在栅极金属层和/或源极/发射极金属层下方的沟槽中开通孔，以供选择为将其通孔连接至栅极金属层或源极/发射极金属层。4.根据权利要求3所述的沟槽型原胞功率器件的制备方法，其特征在于，部分覆盖于栅极金属层和/或源极/发射极金属层突出短边的沟槽同时向两端延伸，以被栅极金属层和/或源...

【专利技术属性】
技术研发人员：吴振兴，
申请(专利权)人：北京贝茵凯微电子有限公司，
类型：发明
国别省市：