一种IGBT芯片制备方法和IGBT芯片技术

一种IGBT芯片的制备方法和IGBT芯片。该制备方法包括：硅基衬底制备；在硅基衬底上形成P型终端区和有源区，使有源区与终端区氧化隔离；在有源区中形成多晶硅沟槽

【技术实现步骤摘要】
一种IGBT芯片制备方法和IGBT芯片


[0001]本专利技术涉及功率器件领域，具体涉及一种IGBT芯片的制备方法及该制备方法制得的IGBT芯片。

技术介绍

[0002]IGBT技术发展至今Trench+FS型器件已经发展成为主流。
[0003]FS（FieldStop）型指的是IGBT背面结构，即一个由N
‑
P+结形成的场截止结构。一般是以具有基础掺杂浓度的N
‑
型区熔单晶硅片为衬底，在进行背面工艺时，首先需将衬底减得很薄，使FS层能够截止正面P+N
‑
结形成的电场，以达到薄片能够保证耐压的作用。FS型功率半导体器件对衬底的减薄厚度要求可谓是极为苛刻。比如说600V
‑
1200V FS型IGBT要求厚度为60um
‑
120um, 跟纸张的厚度差不多，减薄后在后续的工艺过程中极易出现碎片和翘曲等工艺风险。FS层可以通过单次或多次离子注入并进行高温退火深扩散形成，也可以通过质子注入并低温退火的方法形成。FS型功率半导体器件具有更低的导通压降和更快的开关频率。FS层使得功率半导体芯片可以做得更薄，因此可以获得较低的导通压降；也由于FS层对衬底载流子的复合作用和对电场的缓冲作用使得功率器件关断时会有更快的关断速度。
[0004]IGBT正面的Trench（沟槽栅）结构，是区别于Planar（平面栅）结构的存在，Trench结构使得IGBT的导通沟道方向从水平变成垂直流动，这使得相同的芯片面积内可以放得下更多的原胞，也就是说原胞密度大大增加，同样的芯片面积下，Trench结构器件比Planar结构导通的电流更大。
[0005]本专利技术最接近上述描述的以Trench+FS为技术特点的IGBT芯片制备工艺，业界有将其称为第4代IGBT技术。但是目前业界对于600V
‑
1200VIGBT中Trench+FS的实现往往通过外延型衬底片中的外延层突变结来实现FS；也有的用区熔单晶硅衬底片，但由于减薄能力有限且无法实现FS层，其实实质上是一种NPT技术，因此，存在如下多个问题。
[0006]问题1.现有技术Trench结构比较粗放，元胞的基本单元大小也就是Trench间隔大概为6um
‑
18um,由于工艺和版图设计规则限制，已经很难将其继续减小，也就是说芯片的电流密度难以继续提高。
[0007]问题2.由于对于100um以内的减薄厚度,现有技术在超薄片形成上存在很高难度。由于Si材料的性质，将wafer研磨到100um以内后，Si材料将产生自然翘曲，特别是经过一些热过程后，翘曲会变得更加严重，导致后续工艺无法进行。而且硅片需要一些翻转等工艺过程容易导致硅片碎片等。
[0008]问题3.FS层实现困难，高压器件的FS层可以在较厚的衬底上优先进行背面工艺，采用N型离子如P(磷)注入然后用高温长时间退火工艺推结形成一定厚度的N型层。然而对于600V
‑
1200VIGBT，这种方法便行不通了。一方面，600V
‑
1200VIGBT要形成能够有效截止电场的FS层，芯片厚度需控制在60
‑
120um,优先进行背面工艺需要先行将芯片减到极薄，然后再进行一系列复杂的正面工艺，显然是行不通的。另一方面，即便是能够做到减薄及注入，
超薄片也不适合放在炉管中进行高温长时间推结，这样必然会使芯片翘曲变得极其严重。
[0009]问题4.大电流芯片制备难度大，因为现有超薄片技术实现门槛比较高，容易导致翘曲碎片等种种工艺问题。随着芯片面积增大，成品率也会快速下降，芯片的制备难度也会变得很大。
[0010]问题5.传统IGBT芯片制备工艺中，正面工艺的形成过程中，需要在芯片表面形成多晶硅栅极总线及其在芯片表面的布线与连接，然后再通过氧化工艺和钝化工艺形成栅极保护层并形成与源极的电气隔离层。这样在工艺层面上必然会形成层与层之间的互相交叠、覆盖、填充。由于各层的厚度不一，层与层之间产生的交叠会产生一定的高度差，或者说台阶。台阶的填充很容易形成空洞等缺陷。这些微小的缺陷会使芯片在工作时产生微小的漏电流等。使IGBT的可靠性难以进一步提高。
[0011]问题6.集成栅极电阻的可调范围比较窄。栅极电阻一般通过密集的多晶硅串并联形成。由于现有工艺槽栅间距比较大，在一定大小的空间内进行版图布局，形成的集成栅极电阻数值可调范围比较有限，想要形成更大可调范围的栅极电阻是很困难的。

技术实现思路

[0012]本专利技术的目的是提供一种IGBT芯片的制备方法及该制备方法制得的IGBT芯片，以克服现有技术中存在的上述诸多不足，简化工艺、提高芯片利用效率。
[0013]为实现上述专利技术目的，本专利技术的技术方案如下：本专利技术的第一方面提供了一种IGBT芯片的制备方法，包括如下步骤：硅基衬底制备；在硅基衬底上形成P型终端区；在硅基衬底上形成有源区，使所述有源区与终端区氧化隔离；在所述有源区中形成多晶硅沟槽
‑
栅极/源极金属直接连接的栅极/源极；进行至少一次钝化操作；对所述硅基衬底的背面进行研磨减薄；在所述硅基衬底的背面依次形成N型FS层和P+层；在所述硅基衬底的背面形成集电极。
[0014]进一步的，所述硅基衬底制备的步骤包括：选择N
‑
型区熔单晶硅衬底作为所述硅基衬底，厚度为300
‑
500um；对所述硅基衬底的表面依次进行氧化和腐蚀操作：采用湿法氧化工艺在表面形成一层氧化层；采用湿法腐蚀工艺将所述氧化层去除；清洗所述硅基衬底。
[0015]进一步的，所述在硅基衬底上形成P型终端区的步骤包括：P型终端环注入：在衬底表面淀积一层光刻胶；采用P型终端环掩膜板作光刻板，曝光光刻胶形成注入窗口；注入B离子，注入剂量为1e12
‑
5e15cm
‑2；P型终端环推结：将衬底置于高温炉管中进行高温退火、推结；高温退火的温度为1050℃
‑
1200℃，时间为30min
‑
600min。
[0016]进一步的，所述在硅基衬底上形成有源区，使所述有源区与终端区氧化隔离的步
骤包括：在衬底的表面通过热CVD方法生成氮化硅层,采用有源区掩膜板光刻氮化硅层，以形成覆盖衬底表面的氮化硅光刻图案；利用氮化硅层为掩膜进行湿法氧化工艺，在氮化硅层被刻蚀掉的区域形成氧化层，氧化层深入到硅基衬底表面以内；氧化层的厚度为1
‑
2um,氧化层深入衬底表面的厚度为0.5
‑
1um；该氧化层覆盖终端区环与环之间、有源区与终端区的过渡区。
[0017]进一步的，所述在所述有源区中形成多晶硅沟槽
‑
栅极/源极金属直接连接的栅极/源极的步骤包括：在硅基衬底表面形成P型掺杂的P阱区域；在硅基衬底上刻蚀梳齿状的沟槽；在沟槽表面上形成氧化层，并在沟槽中淀积多晶硅，使得多晶硅材料填满所述沟槽；在间隔沟槽周围形成N型掺本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种IGBT芯片的制备方法，其特征在于，包括如下步骤：硅基衬底制备；在硅基衬底上形成P型终端区；在硅基衬底上形成有源区，使所述有源区与终端区氧化隔离；在所述有源区中形成多晶硅沟槽
‑
栅极/源极金属直接连接的栅极/源极；进行至少一次钝化操作；对所述硅基衬底的背面进行研磨减薄；在所述硅基衬底的背面依次形成N型FS层和P+层；在所述硅基衬底的背面形成集电极。2.根据权利要求1所述的IGBT芯片的制备方法，其特征在于，所述硅基衬底制备的步骤包括：选择N
‑
型区熔单晶硅衬底作为所述硅基衬底，厚度为300
‑
500um；对所述硅基衬底的表面依次进行氧化和腐蚀操作：采用湿法氧化工艺在表面形成一层氧化层；采用湿法腐蚀工艺将所述氧化层去除；清洗所述硅基衬底。3.根据权利要求1或2所述的IGBT芯片的制备方法，其特征在于，所述在硅基衬底上形成P型终端区的步骤包括：P型终端环注入：在衬底表面淀积一层光刻胶；采用P型终端环掩膜板作光刻板，曝光光刻胶形成注入窗口；注入B离子，注入剂量为1e12
‑
5e15cm
‑2；P型终端环推结：将衬底置于高温炉管中进行高温退火、推结；高温退火的温度为1050℃
‑
1200℃，时间为30min
‑
600min。4.根据权利要求1或2所述的IGBT芯片的制备方法，其特征在于，所述在硅基衬底上形成有源区，使所述有源区与终端区氧化隔离的步骤包括：在衬底的表面通过热CVD方法生成氮化硅层,采用有源区掩膜板光刻氮化硅层，以形成覆盖衬底表面的氮化硅光刻图案；利用氮化硅层为掩膜进行湿法氧化工艺，在氮化硅层被刻蚀掉的区域形成氧化层，氧化层深入到硅基衬底表面以内；氧化层的厚度为1
‑
2um,氧化层深入衬底表面的厚度为0.5
‑
1um；该氧化层覆盖终端区环与环之间、有源区与终端区的过渡区。5.根据权利要求1或2所述的IGBT芯片的制备方法，其特征在于，所述在所述有源区中形成多晶硅沟槽
‑
栅极/源极金属直接连接的栅极/源极的步骤包括：在硅基衬底表面形成P型掺杂的P阱区域；在硅基衬底上刻蚀梳齿状的沟槽；在沟槽表面上形成氧化层，并在沟槽中淀积多晶硅，使得多晶硅材料填满所述沟槽；在间隔沟槽周围形成N型掺杂的N阱区域；淀积一层钝化层；在紧邻N阱区域的硅基衬底上形成第一微沟槽区域；在沟槽中形成第二微沟槽区域；蒸镀或溅射金属层，使得金属层填充所述第一、第二微沟槽区域并均匀覆盖在整个表面；
刻蚀所述金属层形成栅极和源极的金属布线，部分所述第二微沟槽区域中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的栅极；部分所述第一微沟槽区域以及部分所述第二微沟槽区域中的多晶硅通过与微沟槽区域中的金属相连形成IGBT的源极。6.根据权利要求5所述的IGBT芯片的制备方法，其特征在于，所述在硅基衬底上刻蚀梳齿状的沟槽包括：采用激光刻蚀工艺在硅基衬底上刻蚀出梳齿状的沟槽；沟槽的宽度为0.4um
‑
0.6um,深度为3um
‑
5um，沟槽的间距为0.6um
‑
1um。7.根据权利要求5所述的IGBT芯片的制备方法，其特征在于，所述在沟槽表面上形成氧化层，并在沟槽中淀积多晶硅，使得多晶硅材料填满所述沟槽的步骤包括：形成覆盖在沟槽表面和硅基衬底上的氧化层；淀积多晶硅层,使多晶硅材料填满沟槽，并覆盖硅基衬底表面；采用正面研磨工艺，清除覆盖在硅基衬底上的多晶硅层以及氧化层。8.根据权利要求7所述的IGBT芯片的制备方法，其特征在于，形成氧化层的氧化工艺的温度为1050℃
‑
1175℃,时间30min
‑
60min;形成的氧化层的厚度为70nm
‑
150nm;多晶硅层的厚度为0.8um
‑
1.2um,多晶硅材料的电阻率为8
‑
...

【专利技术属性】
技术研发人员：吴振兴，
申请(专利权)人：北京贝茵凯微电子有限公司，
类型：发明
国别省市：