可变电阻式存储器及其制造方法技术

本发明专利技术实施例提供一种可变电阻式存储器及其制造方法，其中该可变电阻式存储器包括：导线结构，分别设置于可变电阻式存储器的阵列区及周边电路区；以及存储器单元，设置于位于阵列区的导线结构上，且存储器单元包括：下电极，设置于导线结构上；电阻转态层，设置于下电极上；以及上电极，设置于电阻转态层上，其中导线结构的上表面与存储器单元的下电极直接接触。导线结构不通过导孔而直接与存储器单元接触，借此可以降低可变电阻式存储器内的串联电阻。如此一来，由于可以对所形成的可变电阻式存储器进行良好的成形操作，可以确保所形成的可变电阻式存储器具有改善的良率及效能。可变电阻式存储器具有改善的良率及效能。可变电阻式存储器具有改善的良率及效能。

【技术实现步骤摘要】
可变电阻式存储器及其制造方法


[0001]本专利技术实施例是关于半导体制造技术，特别是有关于可变电阻式存储器及其制造方法。

技术介绍

[0002]可变电阻式存储器(resistive random access memories，RRAM)具有运算速度快、低功率消耗等优点，是下一代非挥发性存储器的理想选择。可变电阻式存储器于两金属电极间设置有过渡金属氧化物(transition metal oxide，TMO)层，借由改变过渡金属氧化物层中导电丝(conductive filament)的状态以在高电阻状态(high resistance state，HRS)以及低电阻状态(low resistance state，LRS)之间进行电性切换。
[0003]然而，可变电阻式存储器的成形(forming)操作取决于装置中的串联电阻，且外部电阻的大小会影响到存储器单元能在对整个可变电阻式存储器施加偏压时被分配到多少电位差。已知的可变电阻式存储器的导线结构与存储器单元并未直接接触，且两者之间具有在整个可变电阻式存储器中提供较高的接触电阻的其他导电结构(例如导孔)。这样的配置使得可变电阻式存储器无法良好地进行成形操作(例如成形时的高电阻状态与低电阻状态之间的电流差异太小)，可能导致可变电阻式存储器无法适当地切换。

技术实现思路

[0004]本专利技术实施例提供一种可变电阻式存储器，包括：导线结构，分别设置于可变电阻式存储器的阵列区及周边电路区；以及存储器单元，设置于位于阵列区的导线结构上，且存储器单元包括：下电极，设置于导线结构上；电阻转态层，设置于下电极上；以及上电极，设置于电阻转态层上，其中导线结构的上表面与存储器单元的下电极直接接触。
[0005]本专利技术实施例提供一种可变电阻式存储器的制造方法，包括：分别在阵列区及周边电路区形成导线结构；以及在位于阵列区的导线结构上形成存储器单元，且存储器单元的形成包括：在导线结构上形成下电极；在下电极上形成电阻转态层；以及在电阻转态层上形成上电极，其中存储器单元的下电极直接形成在导线结构的上表面。
[0006]导线结构不通过导孔而直接与存储器单元接触，借此可以降低可变电阻式存储器内的串联电阻。如此一来，由于可以对所形成的可变电阻式存储器进行良好的成形操作，可以确保所形成的可变电阻式存储器具有改善的良率及效能。
附图说明
[0007]图1A、图1B、图1C、图1D、图1E、图1F、图1G、1H是根据本专利技术的一些实施例，绘示出可变电阻式存储器的工艺剖面图。
[0008]图2A、图2B是根据本专利技术的第一实施型态，绘示出可变电阻式存储器接续图1H的工艺剖面图。
[0009]图3A、图3B是根据本专利技术的第二实施型态，绘示出可变电阻式存储器接续图1H的
工艺剖面图。
[0010]附图标号
[0011]100:半导体结构
[0012]100A,200A,300A:阵列区
[0013]100B,200B,300B:周边电路区
[0014]101:分隔符号
[0015]102,102
’
,103:介电层
[0016]104:接触插塞
[0017]106:下导电材料层
[0018]108:粘着材料层
[0019]110:遮罩材料层
[0020]112:图案化遮罩
[0021]114:下导电层
[0022]116:粘着层
[0023]118:沟槽
[0024]120:上导电材料层
[0025]122:上导电层
[0026]124:下电极层
[0027]126:金属氧化层
[0028]128:上电极层
[0029]200,300:可变电阻式存储器
[0030]210,310:导线结构
[0031]220,320:存储器单元
[0032]224:下电极
[0033]226,326:电阻转态层
[0034]228,328:上电极
具体实施方式
[0035]本专利技术提供了一种可变电阻式存储器及其制造方法，其中导线结构不通过导孔而直接与存储器单元接触，借此可以降低可变电阻式存储器内的串联电阻。如此一来，由于可以对所形成的可变电阻式存储器进行良好的成形操作，可以确保所形成的可变电阻式存储器具有改善的良率及效能。此外，由于在导线结构与存储器单元之间省略了其他导电结构(例如导孔)的形成，在减少可变电阻式存储器内的接触电阻的同时也能够简化制造过程并降低成本。应可理解的是，在本说明书中所称的“导线结构”是指水平延伸的一或多层导电线路，但不包含垂直延伸的导孔或插塞。
[0036]如图1A所示，半导体结构100包括以分隔符号101分隔的阵列区100A及周边电路区100B，且在阵列区100A及周边电路区100B皆形成有介电层102。
[0037]在一些实施例中，介电层102的材料包括氧化物、氮化物、介电常数小于约3.9的低介电常数(low
‑
k)介电材料或介电常数小于约2的极低介电常数(Extreme low
‑
k，ELK)介电
材料、或前述的组合。具体而言，介电层102的材料例如是氧化硅、氮氧化硅、磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼硅酸盐玻璃(borosilicate glass，BSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、未掺杂的硅酸盐玻璃(undoped silicate glass，USG)、氟硅酸盐玻璃(fluorinated silicate glass，FSG)、其他适合的材料、或前述的组合。
[0038]接着，可以在位于阵列区100A及/或周边电路区100B内的介电层102中形成接触插塞104，其中阵列区100A内的接触插塞104可以将后续形成的可变电阻式存储器(例如可变电阻式存储器200、300)电连接至下方用于施加偏压的控制元件(未显示)。举例而言，上述控制元件可以是电晶体，且阵列区100A内的接触插塞104可以电连接至上述电晶体的漏极。接触插塞104可以包括例如铜、钨、钛、氮化钛、铝、钌、钼、钴、其他适合的导电材料、或前述的组合。
[0039]在一些实施例中，在介电层102上设置遮罩层(未绘示)，并以其作为刻蚀遮罩进行刻蚀工艺，以在介电层102刻蚀出接触开口(contact opening)。接着，在开口中填入接触插塞104的材料，并进行一平坦化工艺，以形成接触插塞104。举例而言，遮罩层可以包括光阻，例如正型光阻或负型光阻。在一些实施例中，遮罩层可以包括硬遮罩，且可由氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、类似的材料或前述的组合形成。遮罩层可以是单层或多层结构。形成遮罩层的方法可以包括沉积工艺、光刻工艺等。上述刻蚀工艺可以包括干式刻蚀工艺、湿式刻蚀工艺或前述的组合。在开口中填入接触插本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可变电阻式存储器，其特征在于，包括：一导线结构，分别设置于该可变电阻式存储器的一阵列区及一周边电路区；以及一存储器单元，设置于位于该阵列区的该导线结构上，且该存储器单元包括：一下电极，设置于该导线结构上；一电阻转态层，设置于该下电极上；以及一上电极，设置于该电阻转态层上，其中该导线结构的上表面与该存储器单元的该下电极直接接触。2.如权利要求1所述的可变电阻式存储器，其特征在于，在该导线结构与该存储器单元之间不具有导孔。3.如权利要求1所述的可变电阻式存储器，其特征在于，更包括：一介电层，其中设置有一沟槽，且该导线结构包括：一上导电层，设置于该沟槽中，且该上导电层与该下电极的下表面直接接触；以及一下导电层，设置于该上导电层下方；其中该导线结构更包括：一粘着层，设置于该上导电层与该下导电层之间。4.如权利要求1所述的可变电阻式存储器，其特征在于，更包括：一介电层，其中设置有对应于该导线结构的一沟槽，且该下电极埋设于该沟槽中。5.如权利要求4所述的可变电阻式存储器，其特征在于，该导线结构更包括：一粘着层，该粘着层的上表面直接接触该下电极。6.一种可变电阻式存储器的制造方法，其特征在于，包括：分别在一阵列区及一周边电路区形成一导线结构；以及在位于该阵列区的该导线结构上形成一存储器单元，且该存储器单元的形成包括：在该导线结构上形成一下电极；在该下电极上形成一电阻转态层；以及在该电阻转态层上形成一上电极，其中该存储器单元的该下电极直接形成在该导线结构的上表面。7.如权利要求6所述的可变电阻式存储器的制造方法，其特征在于，在该导...

【专利技术属性】
技术研发人员：刘奇青，黄智超，蔡世宁，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：