基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法技术

本发明专利技术公开了一种基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法，制造该结构首先在FeFET的样品上沉积一层氧化物钝化层，并在钝化层上刻蚀形成通孔，随后沉积金属底电极、氧化铪等阻变材料和顶电极金属，最后通过光刻和刻蚀加工形成原有FeFET端口上的MIM结构，完成RRAM和FEFET的集成，其逻辑功能实现通过半导体参数分析仪加电压观测输出电流电压进行测量验证。本发明专利技术利用FeFET在不同极化状态下的阈值电压差异以及RRAM的阻变特性，使得两者形成的集成结构可通过调节RRAM电阻来实现重构逻辑功能，该可重构逻辑门结构简单、电路面积小、功耗低且具有CMOS兼容性。功耗低且具有CMOS兼容性。功耗低且具有CMOS兼容性。

【技术实现步骤摘要】
基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法


[0001]本专利技术属于集成电路及半导体
，具体涉及一种基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法。

技术介绍

[0002]随着集成电路技术飞速发展进入后摩尔时代，如何在实现相同电路功能的前提下，进一步缩小芯片面积，这成为了一个越来越重要的难题。由于短沟道效应等的影响，减小传统MOSFET的沟道宽、长的方案逐渐变得不可行，因此需要新的方法来实现集成电路面积的缩小。
[0003]铁电场效应晶体管(FeFET)，又称为铁电介质栅极场效应晶体管，可以视为将传统晶体管的二氧化硅绝缘材料栅介质更换为铁电材料。当在栅上施加一个正的写入电压时，沟道表面形成反型层，在源漏之间形成电流的通道，对应着器件的写入过程；当在栅上施加一个负的擦除电压时，沟道表面形成积累层，在源漏之间的电流通道被截断，对应着器件的擦除过程；当铁电晶体管的栅介质层极化状态不一致时，晶体管的阈值电压也不一致。
[0004]阻变存储器(RRAM)，又称为忆阻器，是一种新型的非易失性随机存储器，它的结构非常简单，兼容标准CMOS工艺，具有工作电压低，读写速度快，功耗低等特点，其存储信息单元是由一种或多种金属氧化物来实现的可变电阻；在不同的写入电压下，RRAM表现出两种阻态即高阻态和低阻态，例如100KΩ和10KΩ。
[0005]公开号为CN107786198A的中国专利申请提出了一种可重构逻辑电路，其实现中用于存储的电路部分与用于逻辑运算的电路部分是分立的，分别运用的是传统的CMOS电路与存储器结构，这样会使得整个可重构逻辑门电路面积、功耗较大，影响电路性能；
[0006]文献[Pan,C.,Wang,CY.,Liang,SJ.et al.Reconfigurable logic and neuromorphic circuits based on electrically tunable two
‑
dimensional homojunctions.Nat Electron 3,383
–
390(2020)]提出了一种实现可重构逻辑门的方法利用二维二硒化钨制成的同质结器件，这种器件可以表现出由栅极和漏极电压输入的极性组合控制的不同场效应特性，从而实现可重构逻辑功能；但这种实现可重构逻辑门的工艺方法与CMOS工艺不兼容，很难与CMOS电路相结合、应用于集成电路产业化。

技术实现思路

[0007]鉴于上述，本专利技术提供了一种基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法，该可重构逻辑门具有结构简单、CMOS工艺兼容、电路面积小、实现的逻辑功能种类多(10种)等优点，在集成电路存算一体领域具有广阔的应用前景。
[0008]一种基于FeFET+RRAM结构的可重构逻辑门，由FeFET和RRAM两部分组成，所述FeFET包含有源、漏、栅三组电极，所述RRAM集成于FeFET的漏极之上，且自下而上依次由底电极层、阻变介电层和顶电极层组成。
[0009]进一步地，所述可重构逻辑门利用FeFET在铁电层中存储的铁电极化状态(表现为
阈值电压)作为一路输入，并将FeFET栅极所施加的电压作为另一路输入，从而实现双输入逻辑门的功能；此外该可重构逻辑门利用RRAM的阻变特性，将RRAM调整至合适阻值后作为FeFET的上拉电阻，从而实现不同逻辑功能，以体现其可重构性。
[0010]进一步地，所述FeFET还包含有硅衬底、氧化层以及铁电层，所述氧化层材料采用氧化硅、氧化铝或氧化铪，所述铁电层材料采用氧化铪锆、钛酸铋或锆钛酸铅。
[0011]进一步地，所述FeFET中的源极和漏极为与硅衬底形成欧姆接触的电极材料，该电极材料采用铝、镍、金或钨，栅极材料也采用铝、镍、金或钨。
[0012]进一步地，所述RRAM中的电极层材料采用铝、钨、铂或钛。
[0013]进一步地，所述阻变介电层材料采用氧化钛、氧化锌、氧化铪或硒化锗。
[0014]上述可重构逻辑门的制备方法，包括如下步骤：
[0015](1)在FeFET的漏极上沉积一层氧化物钝化层，并在该钝化层上刻蚀形成通孔用于沉积材料；
[0016](2)在通孔中依次制备底电极层、阻变介电层和顶电极层；
[0017](3)通过光刻和刻蚀加工去掉不需要的图形部分的顶电极层与阻变介电层的材料形成MIM(金属
‑
介电层
‑
金属)结构，从而实现FeFET与RRAM的集成，形成基于FeFET+RRAM结构的可重构逻辑门。
[0018]进一步地，所述步骤(1)中采用原子层沉积的方法进行沉积，采用无机酸湿法(氢氟酸、盐酸或硫酸)进行刻蚀。
[0019]进一步地，所述步骤(2)中采用磁控溅射、电子束蒸镀或热蒸镀的方法制备底电极层和顶电极层，采用原子层沉积的方法制备阻变介电层。
[0020]进一步地，所述步骤(3)中采用等离子体刻蚀的方法进行刻蚀。
[0021]上述可重构逻辑门的使用方法，具体地：首先根据需要实现的逻辑功能，在RRAM的顶电极层施加电压，底电极层接地，将RRAM设置到合适的电阻阻值状态；然后在FeFET的栅极施加一电压脉冲信号，用以对FeFET的铁电极化状态进行设置(表现为阈值电压)作为一路输入，设置完成后再在栅极施加电压作为另一路输入，漏极(或源极)施加恒定电压，源极(或漏极)接地；最后通过半导体参数分析仪测量流过源漏两极的电流以及输出电压，验证输入电压与输出电压之间的指定逻辑关系。
[0022]进一步地，所述RRAM的合适阻值状态即为相应逻辑功能所需的匹配电阻，栅极施加的电压脉冲信号为使铁电材料实现极化翻转的电压脉冲，漏极(或源极)施加的恒定电压为使FeFET工作在线性区的电压，所述输出电压取RRAM与FeFET连接的中间节点电压。
[0023]本专利技术基于FeFET+RRAM结构的可重构逻辑门相较于传统CMOS逻辑门，利用了铁电场效应晶体管的极化状态作为一个输入，从而实现了单晶体管双输入，使得电路面积与功耗大大减小；本专利技术可重构逻辑门为FeFET与RRAM集成制备而成，工艺结构简单且与CMOS工艺兼容；本专利技术可重构逻辑门利用了RRAM的阻变特性来实现其可重构性(通过调整RRAM电阻来实现不同逻辑功能)，且能实现的逻辑功能种类数目多，实际应用前景更为广阔。
附图说明
[0024]图1为用于制备可重构逻辑门结构的FeFET样品结构示意图。
[0025]图2(a)为在FeFET样品上生长氧化物钝化层的示意图。
[0026]图2(b)为在钝化层上刻蚀形成通孔的示意图。
[0027]图2(c)为在通孔中制备RRAM底电极层的示意图。
[0028]图3(a)为制备RRAM阻变介电层的示意图。
[0029]图3(b)为制备RRAM顶电极层的示意图。
[0030]图3(c)为光刻形成RRAM图形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FeFET+RRAM结构的可重构逻辑门，其特征在于：由FeFET和RRAM两部分组成，所述FeFET包含有源、漏、栅三组电极，所述RRAM集成于FeFET的漏极之上，且自下而上依次由底电极层、阻变介电层和顶电极层组成。2.根据权利要求1所述的可重构逻辑门，其特征在于：该可重构逻辑门利用FeFET在铁电层中存储的铁电极化状态作为一路输入，并将FeFET栅极所施加的电压作为另一路输入，从而实现双输入逻辑门的功能；此外该可重构逻辑门利用RRAM的阻变特性，将RRAM调整至合适阻值后作为FeFET的上拉电阻，从而实现不同逻辑功能，以体现其可重构性。3.根据权利要求1所述的可重构逻辑门，其特征在于：所述FeFET中的源极和漏极为与硅衬底形成欧姆接触的电极材料，该电极材料采用铝、镍、金或钨，栅极材料也采用铝、镍、金或钨。4.根据权利要求1所述的可重构逻辑门，其特征在于：所述RRAM中的电极层材料采用铝、钨、铂或钛，阻变介电层材料采用氧化钛、氧化锌、氧化铪或硒化锗。5.一种如权利要求1～4任一权利要求所述可重构逻辑门的制备方法，包括如下步骤：(1)在FeFET的漏极上沉积一层氧化物钝化层，并在该钝化层上刻蚀形成通孔用于沉积材料；(2)在通孔中依次制备底电极层、阻变介电层和顶电极层；(3)通过光刻和刻蚀加工去掉不需要的图形部分的顶电极层与阻变介电层的材料形成MIM结构，从...

【专利技术属性】
技术研发人员：程然，陈冰，李雪阳，丁哲韬，
申请(专利权)人：浙江大学，
类型：发明
国别省市：