一种在单胞级别集成结势垒肖特基二极管的MOSFET器件及制备制造技术

一种集成结势垒肖特基二极管的MOSFET器件，器件自下至上包括漏极，重掺杂N型衬底，N

【技术实现步骤摘要】
No.9,246,016B1,Jan 26,2016
[0009][5]Fu
‑
Jen Hsu,Cheng
‑
Tyng Yen,Chien
‑
Chung Hung,et al.,“High Efficiency High Reliability SiC MOSFET with Monolithically Integrated Schottky Rectifier”,29th International Symposium on Power Semiconductor Devices and IC's(ISPSD),2017,pp.45
‑
48,doi:10.23919/ISPSD.2017.7988889.
[0010][6]B.Jayant Baliga,Fundamentals of Power Semiconductor Devices,second Edition,Springer International Publishing AG,Switzerland,2019,P304.
[0011][7]S.Palanisamy,T.Basler,J.Lutz1,et al“Investigation of the bipolar degradation of SiC MOSFET body diodes and the influence of current density”,2021 IEEE International Reliability Physics Symposium(IRPS),2021,pp.1
‑
6,doi:10.1109/IRPS46558.2021.9405183.

技术实现思路

[0012]为解决以上问题，本专利技术提出一种集成结势垒肖特基二极管的MOSFET器件与制备方法，集成结势垒肖特基二极管的MOSFET器件是在MOSFET内部单胞级别将JBS二极管和MOSFET集成在一起，有效地将体二极管从双极性的PIN改为单极性的JBS，从而降低开关损耗，提高开关频率，而且不需额外的芯片面积，同时只用一套金属化体系，大大简化了工艺，降低了生产成本和工艺难度。
[0013]本专利技术的技术方案是，一种在单胞级别集成结势垒肖特基二极管的MOSFET器件，如图2
‑
1所示：器件自下至上包括漏极10，重掺杂的N型衬底20，N
‑
外延层30。N
‑
外延层30内部接近上表面通过掺杂变化而形成周期性区域，外延层30上表面又包含周期性交替凸起的栅极区和相对凹陷下去的金属接触区。每个器件由成百上千个周期单胞构成。每个周期(单胞)包括两部分：(1)栅极区：外延层内的掺杂区包括两个相邻的P阱区40，每个P阱区又包含一个N+区50和一个P+区60的部分或全部。N
‑
外延层30内，两个相邻的P阱区之间是JFET区150，可以无额外掺杂，或有N型轻掺杂。N
‑
外延层30表面，横跨两个P阱区的上方，自下而上，有栅极介质层80，栅极90，层间介质100和金属层110。(2)金属接触区：外延层内的掺杂区包括两个相邻的P阱区40，每个P阱区又包含一个P+区60的部分或全部，和一个N+区。N
‑
外延层30内，两个相邻的P+区60之间，是一个无额外掺杂直接形成的肖特基区70。N
‑
外延层30表面，横跨两个P阱区的上方，是金属层110。金属层110在肖特基接触区70上方形成肖特基接触(即肖特基结),并在N+区上方和层间介质100的上方形成源极金属。每个器件由成百上千个周期单胞组成，为了达到小的通态电阻Rdson,周期越小越好，目前的技术在10微米至5微米之间。但一个MOSFET器件(或元件)是宏观的，在几毫米见方，比如边长1毫米至6毫米。所以说每个器件由成百上千个周期构成，起码一百个周期以上的单胞。
[0014]以上对周期划分的描述实际包含一个或两个MOSFET周期。更严格意义上来说，结构的最小重复单元才为一个周期。所以如果一个周期单胞包含一个完整的栅极区，则只能包含两个1/2的金属接触区，也就是图2
‑
1中两条虚线之间的部分为一个周期单胞。也可以将一个周期定义为包含一个完整的金属接触区，和两个1/2的栅极区，即图2
‑
1的左边界和中间的实线之间是一个周期单胞，中间的实线和右边界之间又是一个周期单胞。
[0015]MOSFET的体二极管包含结势垒肖特基二极管。即本专利技术将传统MOSFET的体二极管
从PIN改为JBS即结势垒肖特基二极管。
技术实现思路
中的陈述实际只是针对图2
‑
1的平面MOSFET，即每个周期(单胞)都插入肖特基接触的情况。为了覆盖更广泛的情况，稍加变化见图2
‑
2和图4
‑
1,4
‑
2的情况，即本专利技术应该有所扩展。
[0016]进一步的：在每两个、三个或多个相邻周期中的一个金属接触区插入肖特基接触，或只在每两个、三个或多个相邻周期中的一个金属接触区保留传统接触，其余的金属接触区都插入肖特基接触，或者其他各种在金属接触区插入和不插入肖特基接触的组合。
[0017]本专利技术的制备方法，将结势垒肖特基二极管集成到MOSFET器件中；用单一金属化体系，同时形成肖特基接触和MOSFET的源极；通过选择合适的金属材料和退火工艺，金属层110的最下面一层作肖特基金属，整个金属层110又是源极金属；(1)肖特基区70的形成，需将如图1
‑
1中传统的连续的长P+区，在中间断开，在断开部分相对于外延层30不作额外掺杂，即可形成肖特基区70。(2)肖特基金属层，通过选择合适的金属材料和退火工艺，金属层110的最下面一层作肖特基金属，整个金属层110又是源极金属。
[0018]本专利技术所说的肖特基接触，或称肖特基结，包括外延层中未额外掺杂的部分以及其上方的形成肖特基势垒的金属。因此本专利技术是MOSFET integrated with JBS diode at unit cell level using a single metallization scheme。本专利技术的“单一金属化体系”，一箭双雕，无需专门制备肖特基金属。
[0019]本专利技术涉及半导体器件，通过在传统功率MOSFET单胞的欧姆接触区引入肖特基接触，在单胞级别将结势垒肖特基二极管(JBS)与MOSFET集成，有效地将体二极管从PIN结改为JBS二极管，其最大特点在于应用单一金属化体系，用完全相同的金属，同时对重掺杂的P+和N+区以及只有外延层固有掺杂的区域实现金属化，在只有外延层固有掺杂的区域形成肖特基的同时，形成源极和体二极管JBS的金属接触。此设计不仅降低了MOSFET的开关损耗，增加了开关速度，而且简化了工艺，降低了工艺技术难度，从而降低了成本，适用于各种不同材质的半导体，比如SiC，Si，GaN等。当应用于SiC器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成结势垒肖特基二极管的MOSFET器件，其特征是，器件自下至上包括漏极(10)，重掺杂的N型衬底(20)，N
‑
外延层(30)；N
‑
外延层内部接近上表面通过掺杂变化而形成周期性区域，N
‑
外延层上表面又包含周期性交替凸起的栅极区和相对凹陷下去的金属接触区；每个器件由成百上千个周期的单胞构成，每个周期单胞包括两部分：(1)栅极区：外延层内的掺杂区包括两个相邻的P阱区(40)，每个P阱区又包含一个N+区(50)和一个P+区(60)的部分或全部；N
‑
外延层内，两个相邻的P阱区之间是JFET区(150)；N
‑
外延层表面，横跨两个P阱区的上方，自下而上，依次有栅极介质层(80)，栅极(90)，层间介质(100)和金属层(110)；(2)金属接触区：外延层内的掺杂区包括两个相邻的P阱区，每个P阱区又包含一个P+区(60)的部分或全部和一个N+区；N
‑
外延层内，两个相邻的P+区之间，是一个无额外掺杂直接形成的肖特基区(70)；N
‑
外延层(30)表面，横跨两个P阱区的上方是金属层(110)；金属层在肖特基接触区上方形成肖特基接触即肖特基结,并在N+区上方和层间介质(100)的上方形成源极金属。2.根据权利要求1所述的集成结势垒肖特基二极管的MOSFET器件，其特征是，MOSFET的体二极管包含结势垒肖特基二极管。3.根据权利要求1或2所述的集成结势垒肖特基二极管的MOSFET器件，其特征是，在每两个、三个或多个相邻周期单胞中的一个金属接触区插入肖特基接触，或只在每两个、三个或多个相邻周期中的一个金属接触区保留传统接触，其余的金属接触区都插入肖特基接触，或者其他各种在金属接触区插入和不插入肖特基接触的组合。4.一种集成结势垒肖特基二极管的MOSFET器件，其特征是，器件自下至上包括漏极(10...

【专利技术属性】
技术研发人员：曾立荣，刘韵吉，
申请(专利权)人：桑德斯微电子器件南京有限公司，
类型：发明
国别省市：