3D架构垂直沟道纳米硅环栅存储器的制备方法技术

本发明专利技术涉及一种3D环栅量子点存储器，属于非挥发性存储器技术领域。该存储器的特征在于：其特征在于：以非晶硅作为存储器件沟道，所述非晶硅纳米柱的上下两端作为浮栅存储器沟道的源漏电极，以及环绕在非晶硅柱侧壁的纳米硅浮栅层，所述纳米硅浮栅由隧穿层、纳米硅层和高K介质控制层组成；在控制层表面沉积金属层，形成栅电极；本发明专利技术与当前的微电子工艺技术相兼容，纳米硅浮栅存储器由于其分立电荷存储的优势，在写入和擦除过程中电荷可以独立存储在彼此分立的纳米硅中，另外纳米硅浮栅存储器的隧穿层较薄，可以在较小的工作电压下完成写入和擦除的工作，实现低功耗。实现低功耗。实现低功耗。

【技术实现步骤摘要】
3D架构垂直沟道纳米硅环栅存储器的制备方法


[0001]本专利技术涉及一种3D环栅量子点存储器阵列及其制备方法，属于非挥发性存储器


技术介绍

[0002]随着大数据和云计算时代的到来，新一代低功耗、高密度闪存器件的需求已经成为当前信息社会重要的硬件基础，虽然通过缩小半导体存储器工艺尺寸可以提高其集成密度，但是当前的CMOS工艺技术已经接近其物理极限，进一步的缩小将面临很多技术难题。而3D架构的存储技术打破传统存储器的平面二维概念，从平面向三维方向发展，可以采用大工艺尺寸获得高密度的集成，特别是纳米硅浮栅存储器由于其分立电荷存储的优势，在写入和擦除过程中电荷可以独立存储在彼此分立的纳米硅中，避免了市场上的多晶硅浮栅存储器面临的问题“一处漏电，全体漏光”。另外纳米硅浮栅存储器的隧穿层较薄，可以在较小的工作电压下完成写入和擦除的工作，实现低功耗，截止目前为止，关于基于3D架构垂直非晶硅沟道的纳米硅浮栅存储器的设计和制备还未见报道。近年来南京大学在纳米硅浮栅存储器方面取得较快的研究进展，针对平面架构的纳米硅浮栅存储器进行了深入研究(1
‑
2)，当前计算机的存储器密度和计算速度还有待进一步提高，如何把非晶硅沟道应用于3D架构高密度纳米硅浮栅存储器具有重要的研究意义。

技术实现思路

[0003]本专利技术的目的在于：提出一种3D环栅量子点存储器阵列，从而满足微电子科学技术发展对降低非挥发性存储器件功耗的需求。同时给出其制备方法，该方法与当前的微电子工艺相兼容，从而可以切实应用于未来的硅基纳米电子学器件。为了达到以上目的，本专利技术的技术方案特征在于：以氧化硅纳米柱侧壁的非晶硅沟道作为存储器单元的沟道，隧穿氧化层、纳米硅层和铪铝氧控制层组成的三明治结构环绕在单晶硅纳米柱的表面，形成纳米硅环栅结构，采用大氢稀释的方法获得三层纳米硅，并以碳化硅作为中间隧穿层来进行隔离。本专利技术的纳米硅尺寸和密度可通过硅烷和氢气的流量比进行调控，中间隧穿层的势垒可以调控硅烷和甲烷的流量比，从而控制工作电压的大小从而实现超低功耗。与现有非挥发性存储器件中的浮栅存储器相比，本专利技术的优点在于纳米硅的分立电荷存储能力可以有效的防止漏电，铪铝氧控制层可以较好的实现存储层的隔离，使电荷存储在纳米硅层中，防止向顶部金属电极方向传递，另外，传统的多晶硅浮栅存储器中一般电流较大，因此如何降低功耗是目前急需解决的问题。而本专利技术的存储器则可以实现工作电压的控制，从而解决了降低其功耗的关键性问题。
[0004]本专利技术设计的超低功耗3D环栅量子点储器的制备方法包括以下步骤：
[0005]第一步、构筑非晶硅柱沟道
[0006]1.1在单晶硅表面旋涂光刻胶，曝光显影后在单晶硅表面获得圆形光刻胶，以光刻胶为掩膜对单晶硅进行刻蚀，获得单晶硅柱。
[0007]1.2采用高温热氧化的方法在单晶硅柱表面获得300纳米厚的氧化硅层，采用PECVD系统在氧化硅层表面沉积100纳米的非晶硅层。
[0008]第二步、构筑纳米硅环栅存储层；
[0009]2.1在非晶硅表面沉积碳化硅和纳米硅，交替进行获得三个周期的碳化硅和纳米硅，采用原子层沉积技术在最上层纳米硅表面沉积铪铝氧控制层，最后在铪铝氧控制层表面沉积金属铝。
[0010]2.2在硅基片表面旋涂光刻胶，采用无掩膜技术进行曝光显影，获得覆盖纳米硅环栅存储器单元表面的圆形光刻胶，以光刻胶为掩膜板，采用ICP刻蚀技术把彼此相连的纳米硅环栅存储层刻断，刻蚀深度达到隧穿层与底部氧化硅层的交界处，获得彼此独立开来的纳米硅浮栅存储器单元。
[0011]第三步、构筑纳米硅环栅存储器的源、漏、栅三个电极；
[0012]3‑
1、在纳米硅浮栅存储器单元表面沉积氧化硅，采用ICP刻蚀技术去除存储器单元顶部的氧化硅层和部分侧壁的氧化硅层，使顶部漏出金属栅。采用ICP刻蚀技术，氯气为气源去除存储器单元顶部的金属栅层和部分侧壁的金属栅层，露出铪铝氧层。在器件表面旋涂光刻胶，采用无掩膜技术曝光显影，获得圆形光刻胶，其尺寸等于单晶硅柱的直径，以圆形光刻胶为掩膜版，把铪铝氧控制层、纳米硅层和碳化硅隧穿层刻蚀去除，露出部分非晶硅层。在器件表面沉积氧化硅层，刻蚀去除单晶硅柱顶部的氧化层，在器件表面旋涂光刻胶，采用无掩膜曝光技术，获得尺寸等于单晶硅柱的光刻胶，以光刻胶为掩膜版刻蚀单晶硅柱侧壁的氧化硅，漏出部分非晶硅层。
[0013]3‑
2、在纳米硅浮栅存储器单元表面旋涂光刻反胶，采用无掩膜技术在光刻胶表面曝光，在距离侧壁金属栅的附近获得圆形光刻胶洞，其他区域的光刻胶保留，以保留的光刻胶为掩膜版刻蚀氧化硅层，获得圆形孔洞，孔洞深度达到与侧壁金属栅连接的底部金属栅表面。采用热蒸发技术在器件表面沉积金属铝，去除光刻胶，填满金属的圆形孔洞作为存储器件的栅电极。
[0014]3‑
3、在纳米硅浮栅存储器单元表面旋涂光刻反胶，采用无掩膜技术在光刻胶表面曝光，在硅基底表面无存储器单元对应的光刻胶区域曝光显影形成光刻胶洞，其他区域的光刻胶保留，以保留的光刻胶为掩膜版刻蚀氧化硅层，获得圆形孔洞，其深度达到硅基片表面。采用热蒸发技术在器件表面沉积金属铝，去除光刻胶，填满金属的圆形孔洞将作为存储器件的源电极。
[0015]3‑
4、在纳米硅浮栅存储器单元表面旋涂光刻反胶，光刻胶的厚度与漏出的单晶硅柱高度相等，采用无掩膜技术在器件单元表面曝光显影留下圆形光刻胶孔洞，孔洞的圆心就是单晶硅柱的中心，圆形孔洞的直径大于单晶硅柱的直径，其他区域的光刻胶保留，采用热蒸发技术在光刻胶表面沉积金属铝，去除光刻胶后，留下的金属区域将作为存储器件的漏电极。
[0016]总之，本专利技术以3D架构垂直非晶硅沟道纳米硅浮栅存储器作为存储信息的载体，可以通过纳米硅层进行电荷的存储，通过碳硅组分比的调节实现隧穿层势垒高低的调控，从而实现器件功率的调控，该器件的工艺与传统的半导体工艺相兼容，为高密度存储器的产业化奠定了基础。
附图说明
[0017]下面结合附图对本专利技术作进一步的说明。
[0018]图1
‑
图20为本专利技术一个实施例的结构示意图。
[0019]图1为覆盖单晶硅柱的硅衬底，单晶硅柱的高度为15微米，直径为2微米；
[0020]图2为单晶硅柱表面和单晶硅基底上覆盖了氧化硅，氧化硅层的厚度为300纳米；
[0021]图3为氧化硅表面沉积厚度为100纳米的非晶硅层；
[0022]图4为非晶硅层表面沉积碳化硅和纳米硅层，隧穿碳化硅层的厚度为3纳米，三层碳化硅隧穿层的碳硅比依次为4∶1、3∶1和2∶1，纳米硅层的厚度为5纳米，铪铝氧控制层的厚度为30 纳米。
[0023]图5为采用原子层沉积技术在纳米硅层表面沉积30纳米厚的铪铝氧控制层，然后通过热蒸发技术在铪铝氧控制层表面沉积300纳米的金属铝层。
[0024]图6为采用ICP刻蚀技术把彼此相连的纳米硅环栅存储层刻断，形成独立开来的纳米硅浮栅存储器单元，刻蚀深度达到隧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D架构非晶硅沟道纳米环栅存储器，属于非挥发性存储器技术领域。其特征在于：还包括附着在氧化硅圆柱侧壁上的非晶Si沟道，所述非晶硅沟道的上下两端作为浮栅存储器的源漏电极，以及环绕在非晶硅侧壁的纳米硅浮栅层，所述纳米硅浮栅由多层纳米硅和高K介质控制层组成；在控制层表面沉积金属层，形成栅电极。2.根据权利要求1所述的3D架构非晶硅沟道纳米环栅存储器，其特征在于：非晶硅沟道可通过PECVD技术沉积，无需进行离子注入就可以为纳米硅浮栅存储器提供耗尽型沟道。3.根据权利要求2所述的3D架构非晶硅沟道纳米环栅存储器，其特征在于：非晶硅沟道的厚度为100纳米，纳米硅尺寸为3纳米，高K控制层的厚度为20
‑
30纳米。4.根据权利要求1所述的3D架构非晶硅沟道纳米环栅存储器的制备方法，其特征在于包括以下制备步骤：第一步、构筑非晶硅柱沟道1.1在氧化硅表面旋涂光刻胶，曝光显影后在单晶硅表面获得圆形光刻胶，以光刻胶为掩膜对单晶硅进行刻蚀，获得单晶硅柱。1.2采用热氧化技术在单晶硅柱表面获得300纳米的氧化硅层，采用PECVD系统在氧化硅层表面沉积100纳米的非晶硅层作为沟道。第二步、构筑纳米硅浮栅存储层和控制层2.1在非晶硅层表面沉积碳化硅和纳米硅，交替进行获得三个周期的碳化硅和纳米硅，采用原子层沉积技术在最上层纳米硅表面沉积铪铝氧控制层，最后在铪铝氧控制层表面沉积金属铝。2.2在硅基片表面旋涂光刻胶，采用无掩膜技术进行曝光显影，获得覆盖纳米硅环栅存储器单元表面的圆形光刻胶，以光刻胶为掩膜板，采用ICP刻蚀技术把彼此相连的纳米硅环栅存储层刻断，刻蚀深度达到非晶硅层下面的氧化硅层中部，获得彼此独立开来的纳米硅浮栅存储器单元。第三步、构筑纳米硅环栅存储器的源、漏、栅三个电极；3
‑
1、在纳米硅浮栅存储器单元表面沉积氧化硅，采用ICP刻蚀技术去...

【专利技术属性】
技术研发人员：马忠元，陈坤基，徐骏，徐岭，李伟，
申请(专利权)人：南京大学，
类型：发明
国别省市：