沟槽式SiC功率半导体装置制造方法及图纸

本发明专利技术涉及一种功率半导体装置，其包括第一导电类型的漂移层(3)、在漂移层(3)上的第一导电类型的源极层(4)、延伸穿过源极层(4)进入漂移层(3)中的绝缘沟槽栅电极(5)、以及不同于第一导电类型的第二导电类型的植入层(6)，该植入层具有均质掺杂区域(6a)，该均质掺杂区域具有至多8％的掺杂变化，该均质掺杂区域布置在源极层(4)与漂移层(3)之间并且具有至少150nm的均质掺杂区域厚度。此外，本发明专利技术涉及一种用于制造具有绝缘沟槽栅电极(5)的功率半导体装置的方法。体装置的方法。体装置的方法。

【技术实现步骤摘要】
【国外来华专利技术】沟槽式SiC功率半导体装置


[0001]本专利技术涉及一种具有绝缘沟槽栅电极的碳化硅(SiC)功率半导体装置以及一种用于制造具有绝缘沟槽栅电极的碳化硅功率半导体装置的方法。例如，功率半导体装置是SiC沟槽式MOSFET(金属氧化物半导体场效应晶体管)或SiC沟槽式IGBT(绝缘栅双极晶体管)。

技术介绍

[0002]考虑到在SiC中掺杂剂不扩散并且考虑到源极植入物具有长尾部，设计沟槽装置的源极植入物和沟道植入物以达到最佳性能是非常具有挑战性的。对于源极层和沟道层位于彼此顶部上的沟槽式MOSFET尤其如此。
[0003]对于平面装置，沟道轮廓被设计成使得在深度(即，沿正交于栅极氧化物的方向)的前100nm中的表面浓度用于实现期望的阈值电压。轮廓峰值用于庇护低掺杂沟道免遭电场峰值的影响，从而通过表面沟道掺杂实现对阈值电压的更自由调谐并脱离高压下沟道掺杂的耗尽。平面装置中的沟道长度由栅极间隔物来确定，但在沟槽装置的情况下，它将通过植入来设计。
[0004]然而，在沟槽式功率半导体装置中，难以借助于植入来获得适当的源极层和沟道层，因为源极植入所特有的长尾部延伸到下面的沟道层中，其掺杂浓度与沟道掺杂相当或甚至大于沟道掺杂。

技术实现思路

[0005]因此，本专利技术的目的是提供一种改进的沟槽式功率半导体装置和一种用于制造该沟槽式功率半导体装置的改进的方法。示例性地，本专利技术的目的是克服沟槽式MOSFET设计的任何先前提到的困难。
[0006]本专利技术的目的由独立权利要求的特征解决。在从属权利要求中详述了修改后的实施例。
[0007]根据至少一个实施例，一种用于制造具有绝缘沟槽栅电极的碳化硅功率半导体装置的方法包括以下步骤：
[0008]提供第一导电类型的漂移层；
[0009]将第一导电类型的源极层形成在漂移层上；
[0010]形成延伸穿过源极层进入漂移层中的绝缘沟槽栅电极；以及
[0011]将不同于第一导电类型的第二导电类型的离子植入到漂移层中，以产生具有均质掺杂区域的第二导电类型的植入层，该均质掺杂区域具有至多8％的掺杂变化，
[0012]其中，该均质掺杂区域布置在源极层与漂移层之间并且具有至少150nm的均质掺杂区域厚度。
[0013]第一导电类型可以是n型，并且第二导电类型可以是p型。在这种情况下，漂移层是n型掺杂层。替代地，第一导电类型是p型，并且第二导电类型是n型。
[0014]术语层并不限于例如通过涂覆或沉积工艺形成在下面材料上的元件，而是还包括
元件的子区域，该子区域不同于该元件的一个或多个相邻子区域，例如关于材料组成和掺杂浓度中的至少一者。例如，半导体晶圆的或由半导体晶圆形成的半导体本体的以不同方式掺杂的子区域也被称为层。
[0015]该方法可包括根据下文所描述的任何修改后的实施例的步骤。这些方法步骤可以彼此按任何次序实施。示例性地，这些方法步骤按如下文所描述的顺序实施：
[0016]首先，该方法包括提供第一导电类型的漂移层的步骤。例如，漂移层是SiC晶圆的一部分。SiC晶圆可包括进一步的层。例如，漂移层形成SiC晶圆的表面。
[0017]在提供漂移层的步骤之后，该方法包括将第一导电类型的源极层形成在漂移层上的步骤。例如，源极层直接形成在SiC晶圆的表面上。
[0018]在将源极层形成在漂移层上的步骤之后，该方法包括形成延伸穿过源极层进入漂移层中的绝缘沟槽栅电极的步骤。
[0019]该方法进一步包括以下步骤：将不同于第一导电类型的第二导电类型的离子植入到漂移层中，以产生具有均质掺杂区域的植入层，该均质掺杂区域具有至多8％的掺杂变化，其中，该均质掺杂区域布置在源极层与漂移层之间并且具有至少150nm的均质掺杂区域厚度。通过在植入层中限定平坦区域来获得具有至多8％的变化的掺杂浓度轮廓，该平坦区域例如是通过数学优化来限定的。例如，掺杂浓度在前0nm到400nm的深度中是最大平坦的。例如，该方法步骤是在形成源极层之后形成的。离子植入可在形成绝缘沟槽栅电极之前或之后执行。
[0020]例如，植入离子的步骤包括具有不同离子能量的多个植入子步骤。因此，植入层内的所得掺杂轮廓由单个植入物的叠加形成。例如，对于每个子步骤，植入的离子的能量和剂量是变化的。例如，对于每个子步骤，剂量和能量的数学优化允许沿竖直方向形成掺杂轮廓，使得获得均质掺杂区域。例如，子步骤的数量为至少2个或至少3个和/或至多20个或至多10个。例如，对于每个子步骤，能量是在从10keV到400keV的能量范围内。例如，更高的能量导致植入的离子的深度更大。
[0021]根据至少一个实施例，植入离子的步骤包括针对不同深度来植入离子，其中，基于数值优化来获得针对这些不同深度的剂量。
[0022]此外，指定了一种功率半导体装置。
[0023]根据至少一个实施例，功率半导体装置包括第一导电类型的漂移层、在漂移层上的第一导电类型的源极层、延伸穿过源极层进入漂移层中的绝缘沟槽栅电极、以及不同于第一导电类型的第二导电类型的植入层。植入层包括具有至多8％的掺杂变化的均质掺杂区域，该均质掺杂区域布置在源极层与漂移层之间并且具有至少150nm的均质掺杂区域厚度。
[0024]例如，功率半导体装置被配置成用于在大电流(例如，至少百安培)和/或至少1000V的电压下操作。
[0025]绝缘沟槽栅电极可包括导电栅极层和栅极绝缘层。栅极绝缘层可包围导电栅极层，使得导电栅极层与半导体装置中的任何n型和p型掺杂层分离。示例性地，栅极层完全嵌入在栅极绝缘层中。
[0026]绝缘沟槽栅电极在与植入层相同的平面中布置在半导体材料中的凹部(该凹部延伸到漂移层中)中，并且与源极层相邻，通过栅极绝缘层彼此分离，该栅极绝缘层也将栅极
层与漂移层分离。示例性地，栅极绝缘层也布置在栅极层的顶部上，因此使栅极层与源电极绝缘。
[0027]例如，功率半导体装置是沟槽式MOSFET。
[0028]沟槽式MOSFET(金属氧化物半导体场效应晶体管)在源极侧上包括第一导电类型的源极层和不同于第一导电类型的第二导电类型的沟道层(或沟道植入物或植入层)。呈源电极形式的触点接触源极层和沟道层。沟槽栅电极横向于源极层和沟道层布置在源极侧上。
[0029]“横向”方向应意指平行于源极侧的方向。与在半导体层的源极侧的顶部上具有沟槽栅电极的平面MOSFET相比，沟槽式MOSFET可获得更高的单元密度。
[0030]MOSFET可进一步包括第一导电类型的漂移层和第一导电类型的漏极层，该漏极层比漂移层的掺杂程度更高。漏极层可接触呈漏电极形式的触点。
[0031]和其他场效应晶体管一样，MOSFET充当压控电阻器，这意指栅极
‑
源极电压可以用于改变漏极与源极之间的电阻，且因此通过电阻将电流改变几个数量级。理解MOS结构中的这种电阻变化的关键是产生由栅极控制的导电沟道。
[0032]功率MOSFET是金属氧化物本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于制造具有绝缘沟槽栅电极(5)的碳化硅(SiC)功率半导体装置(1)的方法，所述方法包括以下步骤：提供(100)第一导电类型的漂移层(3)；将所述第一导电类型的源极层(4)形成(200)在所述漂移层(3)上；形成(300)延伸穿过所述源极层(4)进入所述漂移层(3)中的所述绝缘沟槽栅电极(5)；以及将不同于所述第一导电类型的第二导电类型的离子植入(400)到所述漂移层(3)中，以产生具有均质掺杂区域(6a)的所述第二导电类型的植入层(6)，所述均质掺杂区域具有至多8％的掺杂变化，其中，所述均质掺杂区域(6a)布置在所述源极层(4)与所述漂移层(3)之间并且具有至少150nm的均质掺杂区域厚度(6b)。2.根据前述权利要求1所述的方法，其中，所述均质掺杂区域具有在从2x10
17 1/cm3到9x10
17 1/cm3的范围内的掺杂浓度。3.根据前述权利要求1或2所述的方法，其中，所述均质掺杂区域厚度为至少200nm。4.根据前述权利要求中任一项所述的方法，其中，所述均质掺杂区域厚度为至多400nm。5.根据前述权利要求中任一项所述的方法，其中，所述植入层具有介于300nm与700nm之间的厚度。6.根据前述权利要求中任一项所述的方法，其中，植入离子的所述步骤包括针对不同深度来植入离子，其中，基于数值优化来获得针对所述不同深度的剂量。7.根据前述权利要求中任一项所述的方法，其中，在植入离子的所述步骤(400)之前或在植入离子的所述步骤(400)之后，实施形成(300)所述绝缘沟槽栅电极(5)的所述步骤。8.根据前述权利要求中任一项所述的方法，其中，在植入离子的所述步骤(400)之前或之后，所述方法包括部分地去除(350、450)所述源极层(4)使得所述漂移层...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：日立能源瑞士股份公司，
类型：发明
国别省市：