一种配合浮动结引入片状P沟道的碳化硅功率器件制造技术

本发明专利技术公开了一种配合浮动结引入片状P沟道的碳化硅功率器件，包括：N型碳化硅衬底、叠加于所述N型碳化硅衬底之上的N

【技术实现步骤摘要】
一种配合浮动结引入片状P沟道的碳化硅功率器件


[0001]本专利技术属于半导体
，具体涉及一种配合浮动结引入片状P沟道的碳化硅功率器件。

技术介绍

[0002]近年来，节能减排、低碳发展的需求与日俱增。功率半导体器件是能量生成
‑
储存
‑
分配循环中的重要环节。通过提高半导体功率器件的性能成为一种可行的提高能源转换效率的方法。碳化硅功率半导体器件因为其高压阻断能力、高频开关特性、高温可工作的特点，有望成为下一代主流大功率器件，得到了半导体制造商和研究人员的广泛青睐。
[0003]通过在碳化硅功率器件中引入浮动结结构，能够发挥浮动结与碳化硅各自的优势，打破碳化硅单极器件的一维极限，降低器件的动态损失，提高器件耐压性能。但是由于浮动结在反向耐压下向漂移区大大展宽，当偏置电压从反向转为正向时，反向偏置下展宽的浮动结耗尽区由于缺乏沟道，少子难以被快速抽取耗尽，浮动结器件的开关特性受到很大影响，难以应用于高频场景。

技术实现思路

[0004]为了解决现有技术中所存在的上述问题，本专利技术提供了一种配合浮动结引入片状P沟道的碳化硅功率器件。
[0005]本专利技术要解决的技术问题通过以下技术方案实现：一种配合浮动结引入片状P沟道的碳化硅功率器件，所述碳化硅功率器件包括：N型碳化硅衬底、叠加于所述N型碳化硅衬底之上的N
‑
外延层，以及通过对所述N
‑
外延层的表面进行P型掺杂形成的P型掺杂区；其中，所述P型掺杂区下方的N/>‑
外延层形成所述碳化硅功率器件的有源漂移区；所述有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接所述有源漂移区上方的P型掺杂区；所述浮动结和所述片状P沟道均是在外延生长所述N
‑
外延层的过程中，对生长中的N
‑
外延层进行多次离子注入形成的。
[0006]优选地，所述碳化硅功率器件包括：碳化硅JBS(Junction Barrier Schottky，结势垒肖特基)二极管。
[0007]优选地，所述碳化硅功率器件包括：碳化硅MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管)。
[0008]优选地，所述碳化硅JBS二极管的有源漂移区中设有多个平行排列的浮动结，所有浮动结均通过一个片状P沟道连接所述有源漂移区上方的P型掺杂区。
[0009]优选地，所述碳化硅MOSFET的有源漂移区中设有两个浮动结，所述两个浮动结分别通过两个不同的片状P沟道连接所述有源漂移区上方的两个P型掺杂区；所述碳化硅MOSFET还包括：对所述两个P型掺杂区分别进行N+离子注入形成的N+注入区。
[0010]本专利技术还提供了一种碳化硅JBS二极管的制备方法，包括：获取N型碳化硅衬底；在N型碳化硅衬底上外延生长N
‑
外延层；其中，在外延生长过程中，对生长中的N
‑
外延层进行多次离子注入，以在所述N
‑
外延层中形成多个浮动结和片状P沟道，其中每个浮动结均连接片状P沟道；在所述N
‑
外延层的表面进行P掺杂，形成P型掺杂区；其中，所述P型掺杂区下方的N
‑
外延层形成有源漂移区，所述多个浮动结和片状P沟道均位于该有源漂移区中，每个浮动结均通过片状P沟道连接所述P型掺杂区。
[0011]优选地，所述浮动结和所述片状P沟道的注入离子均为Al，所述浮动结的Al掺杂浓度范围为1
×
10
17
cm
‑3~11
×
10
20
cm
‑3，所述片状P沟道的Al掺杂浓度范围为11
×
10
14
cm
‑3~11
×
10
17
cm
‑3。
[0012]优选地，所述浮动结的注入能量范围10Kev~1000Kev，所述片状P沟道的注入能量范围10Kev~1000Kev。
[0013]优选地，所述N
‑
外延层的外延生长温度为1600℃~1900℃。
[0014]优选地，所述N型碳化硅衬底的厚度为300μm~700μm。
[0015]本专利技术提供的配合浮动结引入片状P沟道的碳化硅功率器件，通过在浮动结与P型掺杂区之间引入片状P沟道，使得浮动结与P型掺杂区通过片状P沟道实现连接，从而在P型掺杂区和浮动结之间引入载流子的抽取通道，由此可以增大少子的抽取速度，降低耗尽区消失时间，降低过充电压，解决器件关断后再开启时的开启速度问题，从而解决了
技术介绍
中提到的碳化硅功率器件难以应用于高频场景的问题。
[0016]以下将结合附图及对本专利技术做进一步详细说明。
附图说明
[0017]图1是基于本专利技术实施例的专利技术构思所提出的一种配合浮动结引入片状P沟道的碳化硅JBS二极管的结构示意图；图2是图1所示碳化硅JBS二极管的侧视图；图3是图1所示碳化硅JBS二极管的仰视图；图4是基于本专利技术实施例的专利技术构思所提出的一种配合浮动结引入片状P沟道的碳化硅MOSFET的结构示意图；图5是本专利技术实施例提供的一种碳化硅JBS二极管的制备方法的流程图。
具体实施方式
[0018]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0019]为了解决
技术介绍
中所提出的问题，本专利技术实施例提供了一种配合浮动结引入片状P沟道的碳化硅功率器件，该碳化硅功率器件至少包括：N型碳化硅衬底、叠加于该N型碳化硅衬底之上的N
‑
外延层，以及通过对该N
‑
外延层的表面进行P型掺杂形成的P型掺杂区。
[0020]其中，N
‑
外延层的材质为碳化硅。P型掺杂区下方的N
‑
外延层形成碳化硅功率器件的有源漂移区，该有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接有源漂
移区上方的P型掺杂区。这里说的“连接”，既表明了通过片状P沟道使得浮动结与P型掺杂区能够电连接在一起，又表面了片状P沟道分别与浮动结、P型掺杂区在位置上有接触连接的关系。这些浮动结和片状P沟道均是在外延生长N
‑
外延层的过程中，对生长中的N
‑
外延层进行多次离子注入形成的。其中，浮动结和片状P沟道的注入离子均为Al，浮动结的Al掺杂浓度范围为1
×
10
17
cm
‑3~11
×
10
20
cm
‑3，片状P沟道的Al掺杂浓度范围为11
×
10
14
cm
‑3~11
×
10
17
...

【技术保护点】

【技术特征摘要】
1.一种配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅功率器件包括：N型碳化硅衬底、叠加于所述N型碳化硅衬底之上的N
‑
外延层，以及通过对所述N
‑
外延层的表面进行P型掺杂形成的P型掺杂区；其中，所述P型掺杂区下方的N
‑
外延层形成所述碳化硅功率器件的有源漂移区；所述有源漂移区中设有多个浮动结，每个浮动结均通过片状P沟道连接所述有源漂移区上方的P型掺杂区；所述浮动结和所述片状P沟道均是在外延生长所述N
‑
外延层的过程中，对生长中的N
‑
外延层进行多次离子注入形成的。2.根据权利要求1所述的配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅功率器件包括：碳化硅JBS二极管。3.根据权利要求1所述的配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅功率器件包括：碳化硅MOSFET。4.根据权利要求2所述的配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅JBS二极管的有源漂移区中设有多个平行排列的浮动结，所有浮动结均通过一个片状P沟道连接所述有源漂移区上方的P型掺杂区。5.根据权利要求3所述的配合浮动结引入片状P沟道的碳化硅功率器件，其特征在于，所述碳化硅MOSFET的有源漂移区中设有两个浮动结，所述两个浮动结分别通过两个不同的片状P沟道连接所述有源漂移区上方的两个P型掺杂区；所述碳化硅MOSFET还包括：对所述两个P型掺杂区分别进行N+离子注入形成的N+注入区。6.一种碳化硅JBS二极管的制备方法，其特征在于，包括：获取N型碳化...

【专利技术属性】
技术研发人员：袁昊，李靖域，赵昊月，宋庆文，汤晓燕，张玉明，何晓宁，
申请(专利权)人：陕西半导体先导技术中心有限公司，
类型：发明
国别省市：