一种抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构及其制造方法技术

本发明专利技术提供一种抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构及其制造方法，属于半导体功率器件领域。该结构包括：衬底层、缓冲层、漏极重掺杂N+型氮化镓层、低掺杂N

【技术实现步骤摘要】
一种抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构及其制造方法


[0001]本专利技术属于半导体功率器件及制造
，特别涉及一种抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构及其制造方法。

技术介绍

[0002]能源消费的激增使得对用于发电、运输和用电的高效电力电子设备的需求日益增长。硅基器件在传统的电力电子应用中较为常用，然而宽带隙半导体如氮化镓更有效，因此，氮化镓在未来的能源应用中显得更为有效。在众多的垂直器件结构中，氮化镓基准垂直沟槽MOSFET是一种具有吸引力的器件结构,准垂直结构的特点使得其具有更高的成本效益及更容易与其他器件(如SBD，LED等)集成，且其非常适合于高压、高功率密度功率转换器的地面和空间应用。然而，氮化镓功率MOSFET在遭受重离子辐射时，可能会发生灾难性故障，例如单粒子栅穿(SEGR)或单粒子烧毁(SEB)。SEB的发生依赖于MOSFET器件结构中寄生BJT的开启，该BJT结构由重离子入射产生的电子空穴对在源漏偏压下的移动产生的短暂瞬态电流打开，由于再生反馈机制，BJT中的集电极电流增加到第二次击穿开始的点，在源极和漏极之间创造了一个永久的短路，使MOSFET失效。

技术实现思路

[0003]为了克服上述现有技术的缺点，本专利技术的目的在于提供一种抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构及制造方法，引入额外的空穴泄露路径，增强抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构抗单粒子烧毁性能。
[0004]为了实现上述目的，本专利技术采用的技术方案是：
[0005]一种抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构，包括依次设置的衬底层、复合缓冲层、漏极重掺杂N+型氮化镓层、低掺杂N
‑
型氮化镓漂移层、P型基区层和源极重掺杂N+型氮化镓层，漏电极设置在所述漏极重掺杂N+型氮化镓层远离所述复合缓冲层的一面，在所述低掺杂N
‑
型氮化镓漂移层远离所述漏极重掺杂N+型氮化镓层的一面，设置有与栅极沟槽对应的栅下P型氮化镓区，所述栅极沟槽的槽底设置有栅下金属，槽壁或槽壁与槽底设置栅介质；所述源极重掺杂N+型氮化镓层中设置与所述P型基区层接触的P型基区接触金属，所述栅介质上设置栅电极，所述P型基区接触金属和所述源极重掺杂N+型氮化镓层均与源电极接触，所述源电极与所述栅下金属通过互联金属层进行互联。
[0006]在一个实施例中，所述低掺杂N
‑
型氮化镓漂移层设置在所述漏极重掺杂N+型氮化镓层的中间，两处漏电极对称布置于所述低掺杂N
‑
型氮化镓漂移层的两侧；所述栅下P型氮化镓区设置在所述低掺杂N
‑
型氮化镓漂移层的中间，所述栅下金属设置在所述栅极沟槽的中间，所述栅介质、所述P型基区层以及所述源极重掺杂N+型氮化镓层均关于所述栅下金属对称布置；所述栅极沟槽两侧的源极重掺杂N+型氮化镓层分别布置有一处P型基区接触金属。
[0007]在一个实施例中，所述栅极沟槽深度为600nm
‑
1um；所述源极重掺杂N+型氮化镓层上开有P基区凹槽，所述P型基区接触金属布置于所述P基区凹槽中，所述P基区凹槽的深度为200nm
‑
500nm；所述源极重掺杂N+型氮化镓层、P型基区层和低掺杂N
‑
型氮化镓漂移层与所述漏极重掺杂N+型氮化镓层形成台阶结构，所述漏电极布置于台阶结构的台阶面，所述台阶结构高度即源极重掺杂N+型氮化镓层、P型基区层和低掺杂N
‑
型氮化镓漂移层的总厚度为1.5um
‑
15um。
[0008]在一个实施例中，所述衬底层，材料为SiC或Si或Sapphire，厚度为100
‑
1500μm；所述复合缓冲层包括成核层、过渡层与复合缓冲层；成核层材料为AlN，厚度为50
‑
300nm；过渡层材料为Al组分变化的AlGaN，或AlGaN/GaN超晶格，厚度为100nm
‑
1μm；缓冲层材料为GaN或者AlGaN，厚度为100nm
‑
10μm。
[0009]在一个实施例中，所述漏极重掺杂N+型氮化镓层的材料为重掺杂N型GaN，掺杂浓度为1
×
10
18
‑5×
10
18
cm
‑3，厚度为100
‑
600nm；
[0010]所述低掺杂N
‑
型氮化镓漂移层的材料为轻掺杂N型GaN，掺杂浓度为1
×
10
15
‑5×
10
16
cm
‑3，厚度为1
‑
20μm；
[0011]所述栅下P型氮化镓区的材料为重掺杂P型GaN，掺杂浓度为5
×
10
18
‑5×
10
19
cm
‑3，厚度为200
‑
600nm；
[0012]所述P型基区层的材料为重掺杂P型GaN，掺杂浓度为5
×
10
18
‑5×
10
19
cm
‑3，厚度为0.3
‑
1μm；
[0013]所述源极重掺杂N+型氮化镓层的材料为重掺杂N型GaN，掺杂浓度为1
×
10
18
‑5×
10
18
cm
‑3，厚度为300
‑
600nm。
[0014]在一个实施例中，所述栅下金属设置在栅下P型氮化镓区的表面或者嵌入所述栅下P型氮化镓区形成欧姆接触；所述栅介质设置在栅下P型氮化镓区的表面并沿所述栅极沟槽侧壁延伸至所述源极重掺杂N+型氮化镓层，所述栅电极与栅介质以及所述栅极沟槽侧壁形成MOS结构；所述源电极与源极重掺杂N+型氮化镓层形成欧姆接触；所述漏电极与漏极重掺杂N+型氮化镓层形成欧姆接触；所述P型基区接触金属与P型基区层形成欧姆接触。
[0015]在一个实施例中，所述栅下P型氮化镓区通过离子注入和扩散形成，所述栅介质为通过沉积形成的SiO2或Al2O3绝缘层。
[0016]在一个实施例中，所述互联金属层与源极重掺杂N+型氮化镓层之间，以及与栅电极之间，均布设有钝化层。
[0017]本专利技术还提供了所述抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构的制造方法，包括如下步骤：
[0018]S1：在衬底层上依次生长复合缓冲层、漏极重掺杂N+型氮化镓层和低掺杂N
‑
型氮化镓漂移层；
[0019]S2：在低掺杂N
‑
型氮化镓漂移层远离漏极重掺杂N+型氮化镓层的一面，通过离子注入以及扩散，形成栅下P型氮化镓区；
[0020]S3：在栅下P型氮化镓区形成后，按S1生长次序，继续生长P型基区层和源极重掺杂N+型氮化镓层；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构，包括依次设置的衬底层(1)、复合缓冲层(2)、漏极重掺杂N+型氮化镓层(3)、低掺杂N
‑
型氮化镓漂移层(4)、P型基区层(7)和源极重掺杂N+型氮化镓层(8)，漏电极(14)设置在所述漏极重掺杂N+型氮化镓层(3)远离所述复合缓冲层(2)的一面，其特征在于，在所述低掺杂N
‑
型氮化镓漂移层(4)远离所述漏极重掺杂N+型氮化镓层(3)的一面，设置有与栅极沟槽对应的栅下P型氮化镓区(5)，所述栅极沟槽的槽底设置有栅下金属(6)，槽壁或槽壁与槽底设置栅介质(11)；所述源极重掺杂N+型氮化镓层(8)中设置与所述P型基区层(7)接触的P型基区接触金属(9)，所述栅介质(11)上设置栅电极(12)，所述P型基区接触金属(9)和所述源极重掺杂N+型氮化镓层(8)均与源电极(10)接触，所述源电极(10)与所述栅下金属(6)通过互联金属层(15)进行互联。2.根据权利要求1所述抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构，其特征在于，所述低掺杂N
‑
型氮化镓漂移层(4)设置在所述漏极重掺杂N+型氮化镓层(3)的中间，两处漏电极(14)对称布置于所述低掺杂N
‑
型氮化镓漂移层(4)的两侧；所述栅下P型氮化镓区(5)设置在所述低掺杂N
‑
型氮化镓漂移层(4)的中间，所述栅下金属(6)设置在所述栅极沟槽的中间，所述栅介质(11)、所述P型基区层(7)以及所述源极重掺杂N+型氮化镓层(8)均关于所述栅下金属(6)对称布置；所述栅极沟槽两侧的源极重掺杂N+型氮化镓层(8)分别布置有一处P型基区接触金属(9)。3.根据权利要求1或2所述抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构，其特征在于，所述栅极沟槽深度为600nm
‑
1um；所述源极重掺杂N+型氮化镓层(8)上开有P基区凹槽，所述P型基区接触金属(9)布置于所述P基区凹槽中，所述P基区凹槽的深度为200nm
‑
500nm；所述源极重掺杂N+型氮化镓层(8)、P型基区层(7)和低掺杂N
‑
型氮化镓漂移层(4)与所述漏极重掺杂N+型氮化镓层(3)形成台阶结构，所述漏电极(14)布置于台阶结构的台阶面，所述台阶结构高度即源极重掺杂N+型氮化镓层(8)、P型基区层(7)和低掺杂N
‑
型氮化镓漂移层(4)的总厚度为1.5um
‑
15um。4.根据权利要求1所述抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构，其特征在于，所述衬底层(1)，材料为SiC或Si或Sapphire，厚度为100
‑
1500μm；所述复合缓冲层(2)包括成核层、过渡层与复合缓冲层；成核层材料为AlN，厚度为50
‑
300nm；过渡层材料为Al组分变化的AlGaN，或AlGaN/GaN超晶格，厚度为100nm
‑
1μm；缓冲层材料为GaN或者AlGaN，厚度为100nm
‑
10μm。5.根据权利要求1所述抗单粒子烧毁的氮化镓基准垂直沟槽MOSFET器件结构，其特征在于，所述漏极重掺杂N+型氮化镓层(3)的材料为重掺杂N型GaN，掺杂浓度为1
×
10
18
‑5×
10
18
cm
‑3，厚度为100
‑
600nm；所述低掺杂N
‑
型氮化镓漂移层(4)的材料为轻掺杂N型GaN，掺杂浓度为1
×
10
15
‑5×
10
16
cm
‑3，厚...

【专利技术属性】
技术研发人员：何佳琦，刘志宏，赵雪利，许淑宁，危虎，邢伟川，侯松岩，冯欣，周瑾，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：