一种AHB-lite总线矩阵的结构制造技术

本发明专利技术公开了一种AHB

【技术实现步骤摘要】
一种AHB
‑
lite总线矩阵的结构


[0001]本专利技术属于总线矩阵
，涉及一种AHB
‑
lite总线矩阵的结构。

技术介绍

[0002]AHB总线矩阵是高性能设备之间互连常用的总线，基于某一时刻只能有一个有效主机进行传输的AHB总线性能下降，影响整个SoC性能的问题，提出了基于AHB的总线矩阵方案，即支持多层次AHB总线的并行访问，可大幅提高系统带宽。
[0003]基于AMBA3.0 AHB
‑
lite总线协议的简洁性，该协议被选择作为总线矩阵的总线。目前基于AHB
‑
lite总线矩阵的研究，论文《AHB Matrix互连总线IP的设计与实现》中没有给出总线矩阵的具体电路实现结构，对总线仲裁结果是否进行缓存也没有进行说明，论文《多层次AHB总线架构中BusMatrix的设计和实现》和论文《基于Interconnect Matrix结构的多层AHB总线设计与实现》中都对仲裁结果进行了一级缓存，存在单次访问或burst下首次访问一个共享从设备有单周期延迟的问题，也未给出具体消除缓存的实现结构。

技术实现思路

[0004]本专利技术的目的在于解决现有技术中基于AHB
‑
lite总线矩阵的研究，没有给出总线矩阵的具体电路实现结构，或者存在单次访问或burst下首次访问一个共享从设备有单周期延迟的问题，也未给出具体消除缓存的实现结构的问题，提供一种AHB
‑
lite总线矩阵的结构。r/>[0005]为达到上述目的，本专利技术采用以下技术方案予以实现：
[0006]一种AHB
‑
lite总线矩阵的结构，包括：i个主机和j个从机、主机控制模块和从机控制模块；
[0007]主机控制模块包括输入输出控制模块和地址译码及从机信号传送模块；输入输出控制模块分别与主机、地址译码及从机信号传送模块进行信息交互；从机控制模块连接从机；主机控制模块与所有的从机控制模块相连接，进行信息交互；一个主机对应一个主机控制模块，一个从机对应一个从机控制模块。
[0008]本专利技术的进一步改进在于：
[0009]进一步的，主机的数量i≥2，从机的数量j≥2。
[0010]进一步的，输入输出控制模块的输入为主机的基于AHB
‑
lite总线协议的输入，以及地址译码及从机传输模块的输入信号slv_hresp_i、slv_hrdata_i、slv_hready_i和slv_ok_i，其中，slv_hresp_i、slv_hrdata_i、slv_hready_i为从机的基于AHB
‑
lite总线协议的输出信号，slv_ok_i表示从机是否接收新的传输，高电平有效；输入输出控制模块的输出为主机的基于AHB
‑
lite总线协议的输出，以及传输给地址译码及从机传输模块的slv_heldtrans_o，该信号表示主机对从机有一次有效的传输，高电平有效。
[0011]进一步的，地址译码及从机信号传送模块的输入为输入输出控制模块的输出和所连接所有从机控制模块的输出，地址译码及从机信号传送模块的输出作为输入输出控制模
块的输入；地址译码及从机信号传送模块基于从机地址分配，根据主机传输输入的地址信号haddr_i完成从机选择信号，高电平有效，并根据从机选择信号指示各从机是否接收新传输指示信号slvy_ok_i，从而判断当前从机是否能够接收新传输指示信号slv_ok_o；其中，y表示互连的不同从机号。
[0012]进一步的，地址译码及从机信号传送模块基于AHB
‑
lite总线协议的两级流水，根据从机选择信号的寄存值与相应从机hresp、hrdata和hready输入信号，产生slv_hresp_o、slv_hrdata_o、slv_hready_o输出信号。
[0013]进一步的，从机控制模块的输入为输入输出控制模块的输出和地址译码及从机信号传送模块的输出，以及基于AHB
‑
lite协议的从机输入，从机控制模块的输出连接地址译码及从机信号传送模块的输入；从机控制模块基于主机对从机的有效传输的指示信号mx_heldtrans_i和从机选择信号mx_slv_sel_i，结合从机输入slv_hready_i，产生主机对该从机访问有效指示信号mx_slv_valid，该信号有效，表明能够将该主机传输信息发送给从机；其中，x表示主机号，主机号的数量与主机的数量相同。
[0014]进一步的，主机访问从机还包括：当从机在上一个时钟周期无访问操作，且未获知下一个时钟周期有访问操作，则该从机可接收访问，slvy_ok_i有效，为此，存在多个主机对同一个从机访问有效指示信号同时有效的情况，此时，需要对低优先级的主机访问信息进行寄存，优先进行高优先级的访问；其中，y表示从机号，从机号的数量与从机的数量相同。
[0015]进一步的，对低优先级的主机访问信息进行寄存，优先进行高优先级的访问，具体为：
[0016]基于寄存器信号r_heldtrans，对未完成的低优先级主机访问进行寄存，对于具有多个主机的，扩展r_heldtrans的位宽，并进行多个主机访问的寄存；当本时钟周期内有高优先级主机访问时，继续寄存该信号，当无高优先级主机访问时，选择寄存的r_heldtrans中优先级最高的主机访问，其余优先级的主机访问仍然寄存，以此类推，最终完成所有主机的访问。
[0017]进一步的，从机控制模块传输给主机的htrans信号经过寄存器的寄存，有确定访问周期时输出从机的slv_htrans_o信号，其他周期输出无效值“00”。
[0018]与现有技术相比，本专利技术具有以下有益效果：
[0019]本专利技术通过输入输出控制模块分别与主机、地址译码及从机信号传送模块进行信息交互；从机控制模块连接从机；主机控制模块与所有的从机控制模块相连接，进行信息交互；实现了基于AHB
‑
lite总线矩阵的多主机多从机的并行访问；本专利技术实现难度小，控制逻辑通用性强，可扩展性好，易于扩展，应用灵活性高
[0020]进一步的，基于无总线访问冲突时的各主机的总线访问可以直接传递到从机，加速访问速率；基于AHB
‑
lite的两级流水，支持多主多从的无缝高效总线访问。
附图说明
[0021]为了更清楚的说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0022]图1为本专利技术的AHB
‑
lite总线矩阵结构图；
[0023]图2为输入输出控制模块结构图；
[0024]图3为地址译码及从机信号传送模块结构图；
[0025]图4为从本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种AHB
‑
lite总线矩阵的结构，其特征在于，包括：i个主机和j个从机、主机控制模块和从机控制模块；所述主机控制模块包括输入输出控制模块和地址译码及从机信号传送模块；所述输入输出控制模块分别与主机、地址译码及从机信号传送模块进行信息交互；所述从机控制模块连接从机；所述主机控制模块与所有的从机控制模块相连接，进行信息交互；所述一个主机对应一个主机控制模块，所述一个从机对应一个从机控制模块。2.根据权利要求1所述的AHB
‑
lite总线矩阵的结构，其特征在于，所述主机的数量i≥2，从机的数量j≥2。3.根据权利要求1所述的AHB
‑
lite总线矩阵的结构，其特征在于，所述输入输出控制模块的输入为主机的基于AHB
‑
lite总线协议的输入，以及地址译码及从机传输模块的输入信号slv_hresp_i、slv_hrdata_i、slv_hready_i和slv_ok_i，其中，slv_hresp_i、slv_hrdata_i、slv_hready_i为从机的基于AHB
‑
lite总线协议的输出信号，slv_ok_i表示从机是否接收新的传输，高电平有效；所述输入输出控制模块的输出为主机的基于AHB
‑
lite总线协议的输出，以及传输给地址译码及从机传输模块的slv_heldtrans_o，该信号表示主机对从机有一次有效的传输，高电平有效。4.根据权利要求1所述的AHB
‑
lite总线矩阵的结构，其特征在于，所述地址译码及从机信号传送模块的输入为输入输出控制模块的输出和所连接所有从机控制模块的输出，地址译码及从机信号传送模块的输出作为输入输出控制模块的输入；地址译码及从机信号传送模块基于从机地址分配，根据主机传输输入的地址信号haddr_i完成从机选择信号，高电平有效，并根据从机选择信号指示各从机是否接收新传输指示信号slvy_ok_i，从而判断当前从机是否能够接收新传输指示信号slv_ok_o；其中，y表示互连的不同从机号。5.根据权利要求4所述的AHB
‑
lite总线矩阵的结构，其特征在于，所述地址译码及从机信号传送模块基于AHB
‑
l...

【专利技术属性】
技术研发人员：赵翠华，黄九余，娄冕，李磊，罗敏涛，黄巾，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：