【技术实现步骤摘要】
时钟频率比率监视器
技术介绍
[0001]片上系统(SOC)是集成计算机或其他电子系统的所有组件的集成电路。这些组件包括中央处理单元(CPU)、存储器、输入/输出(IO)端口和辅助存储装置，它们都包括在单个衬底或微芯片上。SOC变得越来越复杂，其中越来越多的组件以同步方式操作。此外，组件变得更大和更复杂。因此，现代SoC的有效操作严重依赖于有效的时钟信号。
附图说明
[0002]为了使上述特征可以被详细地理解的方式，可以通过引用实施例得到以上简要概述的更具体的描述，所述实施例中的一些在所附附图中示出。然而，应该注意的是，所附附图仅示出典型实施例，并且因此不被视为限制其范围，因为本公开可以准许其他等同效果的实施例。
[0003]图1示出了计算设备的一个实施例。
[0004]图2示出了平台的实施例。
[0005]图3A示出了包括频率监视器的系统的一个实施例。
[0006]图3B示出了包括频率监视器的系统的另一个实施例。
[0007]图4示出了频率监视器的一个实施例。
[0008]图5示出了频...
【技术保护点】
【技术特征摘要】
1.一种装置，包括频率监视器电路，用于接收第一时钟信号、第二时钟信号和期望频率比率，确定第一时钟信号和第二时钟信号之间的比率是否与期望的期望频率比率匹配，以及在确定第一时钟信号和第二时钟信号之间的比率与期望频率比率不匹配时生成错误信号。2.根据权利要求1所述的装置，其中，所述频率监视器电路还接收启用信号，以指示所述第一时钟和所述第二时钟二者都有效。3.根据权利要求2所述的装置，其中第一时钟包括快时钟，并且第二时钟包括慢时钟。4.根据权利要求3所述的装置，其中频率监视器电路包括累加器电路，用于对慢时钟的固定数量的边沿之间的快时钟的周期数进行计数。5.根据权利要求4所述的装置，其中所述频率监视器电路还包括耦合到累加器电路的微分电路，用于生成慢时钟和快时钟之间的比率。6.根据权利要求5所述的装置，其中所述频率监视器电路还包括耦合至所述微分电路的比较器电路，用于将所述慢时钟和所述快时钟之间的比率与期望频率比率进行比较。7.根据权利要求3所述的装置，其中所述频率监视器电路进一步用于检测快时钟是否正在切换。8.根据权利要求7所述的装置，其中所述频率监视器电路包括同步电路，以将快时钟与慢时钟同步。9.根据权利要求8所述的装置，其中所述频率监视器电路还包括耦合至所述同步电路的检测器电路，以确定所述快时钟是否正在切换。10.根据权利要求3所述的装置，其中所述频率监视器电路进一步用于检测所述慢时钟是否正在切换。11.根据权利要求10所述的装置，其中所述频率监视器电路包括边沿检测器电路，用于检测慢时钟的边沿。12.根据权利要求11所述的装置，其中，所述频率监视器电路还包括累加器...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。