芯粒间的通讯方法和系统技术方案

本发明专利技术提供一种芯粒间的通讯方法和系统，所述方法包括：第一芯粒的第一数据链路层接收预发送数据并生成相应的数据发送序号，基于预发送数据和校验数据段封装形成数据包；数据包经过第一时长传输至第二芯粒的第二数据链路层；第二数据链路层接收并解析所述数据包，生成数据接收序号，并进行第二逻辑运算，以判断数据包是否被正确传输；如果根据运算结果判断得到所述数据包未被正确传输，则第二芯粒的第二数据链路层向第一芯粒的第一数据链路层发送错误传输标记信号；第一芯粒的第一数据链路层基于错误传输标记信号中的未正确传输的数据包之前最后收到的正确传输的数据包的序号，重新发送数据包至第二芯粒的第二数据链路层。重新发送数据包至第二芯粒的第二数据链路层。重新发送数据包至第二芯粒的第二数据链路层。

【技术实现步骤摘要】
芯粒间的通讯方法和系统


[0001]本专利技术主要涉及信息
，尤其涉及一种芯粒间的通讯方法和系统。

技术介绍

[0002]随着半导体制造工艺的不断进步，超大规模集成电路迅猛发展。但传统的单核处理器性能，与当前亟待研究的计算密集型应用需求,如核能开发、空间探索开发以及人工智能计算等场景，仍存在较大的缺口。因此,计算机体系结构逐渐由单核向多核，众核(core)和多片(chip)发展。行业内的同构多核，异构多核，多片系统逐渐成为芯片设计的趋势。在此背景下，如何准确、高效、实时(超低时延)地传输数据，成为多核、多片系统中至关重要的技术重点与实现难点。

技术实现思路

[0003]本专利技术要解决的技术问题是提供一种芯粒间的通讯方法和系统，实现芯粒间的高效、准确和快速传输通讯，实现高效的数据传输。
[0004]为解决上述技术问题，本专利技术提供了一种芯粒间的通讯方法，所述通讯在第一芯粒和第二芯粒之间实现数据传输，所述第一芯粒和第二芯粒通过信号线连接且分别包括第一接口模块和第二接口模块，所述第一接口模块、第二接口模块分别包括第一数据链路层和第二数据链路层，所述第一数据链路层包括数据重发缓存，所述方法包括：所述第一芯粒的第一数据链路层接收预发送数据并生成相应的数据发送序号，基于所述预发送数据和校验数据段封装形成数据包，所述校验数据段包括校验码和数据发送序号对应的编码进行第一逻辑运算形成的数据段；所述数据包被存入数据重发缓存，并经过第一时长传输至所述第二芯粒的第二数据链路层；所述第二数据链路层接收并解析所述数据包，生成数据接收序号，并对接收到的数据包的校验数据段中的校验码和接收数据序号进行第二逻辑运算，以判断所述数据包是否被正确传输；如果根据运算结果判断得到所述数据包未被正确传输，则所述第二芯粒的第二数据链路层向所述第一芯粒的第一数据链路层发送错误传输标记信号，所述错误传输标记信号经过第二时长到达所述第一芯粒的第一数据链路层，所述错误传输标记信号包括未正确传输的数据包之前最后收到的正确传输的数据包的序号；所述第一芯粒的第一数据链路层基于所述错误传输标记信号中的未正确传输的数据包之前最后收到的正确传输的数据包的序号，通过所述数据重发缓存从未正确传输的数据包的序号处开始重新发送数据包至所述第二芯粒的第二数据链路层。
[0005]在本专利技术的一实施例中，所述数据重发缓存配置有相应的缓存清除控制模块，所述清除缓存控制模块基于当前发送的数据包对应的数据发送序号和累计延时值将所述数据重发缓存中的部分数据包清除；所述累计延时值为所述第一时长和第二时长之和。
[0006]在本专利技术的一实施例中，如果根据运算结果判断得到所述数据包未被正确传输包括：如果对接收到的数据包的校验数据段中的校验数据段中的校验码和接收数据序号进行第二逻辑运算的运算结果与所述第二芯粒的第二数据链路层接收到的数据包中的校验数
据段不相等，则判断得到所述数据包未被正确传输。
[0007]在本专利技术的一实施例中，所述第一接口模块还包括第一物理层，所述第二接口模块还包括第二物理层；所述第一物理层、第二物理层包括对数据包对应的信号进行串行并行转换或并行串行转换的电路；所述数据包经过第一时长传输至所述第二芯粒的第二数据链路层包括：所述数据包经过第一时长从所述第一芯粒的第一数据链路层经过第一物理层、所述信号线、所述第二物理层传输至所述第二芯粒的第二数据链路层。
[0008]在本专利技术的一实施例中，所述第一芯粒和第二芯粒还分别包括第一应用单元和第二应用单元，分别控制所述第一芯粒和第二芯粒的数据发送和接收操作。
[0009]在本专利技术的一实施例中，所述第一逻辑运算包括异或运算，所述第二逻辑运算包括异或运算。
[0010]在本专利技术的一实施例中，所述校验码包括循环冗余校验码或奇偶校验码。
[0011]在本专利技术的一实施例中，所述预发送数据的长度为M字节，所述校验数据段的长度为N字节，M、N为偶数。
[0012]在本专利技术的一实施例中，M的取值为32、64或128，N的取值为2、4、6或8。
[0013]在本专利技术的一实施例中，所述第一芯粒还包括第一应用单元，当所述第一芯粒的数据重发缓存中所述未正确传输的数据包的序号处开始的数据包已被清除时，则向所述第一应用单元发送中断信号；所述第一应用单元基于所述中断信号进行数据重发操作或应用重启操作。
[0014]在本专利技术的一实施例中，所述错误传输标记信号具有相应的校验码。
[0015]本专利技术还提供一种芯粒间的通讯系统，所述通讯在第一芯粒和第二芯粒之间实现数据传输，所述第一芯粒和第二芯粒通过信号线连接且分别包括第一接口模块和第二接口模块，所述第一接口模块、第二接口模块分别包括第一数据链路层和第二数据链路层，所述第一数据链路层包括数据重发缓存，所述系统被配置为执行如下操作：所述第一芯粒的第一数据链路层接收预发送数据并生成相应的数据发送序号，基于所述预发送数据和校验数据段封装形成数据包，所述校验数据段包括校验码和数据发送序号对应的编码进行第一逻辑运算形成的数据段；所述数据包被存入数据重发缓存，并经过第一时长传输至所述第二芯粒的第二数据链路层；所述第二数据链路层接收并解析所述数据包，生成数据接收序号，并对所述校验数据段中的校验码和接收数据序号进行第二逻辑运算，以判断所述数据包是否被正确传输；如果根据运算结果判断得到所述数据包未被正确传输，则所述第二芯粒的第二数据链路层向所述第一芯粒的第一数据链路层发送错误传输标记信号，所述错误传输标记信号经过第二时长到达所述第一芯粒的第一数据链路层，所述错误传输标记信号包括未正确传输的数据包之前最后收到的正确传输的数据包的序号；所述第一芯粒的第一数据链路层基于所述错误传输标记信号中的未正确传输的数据包之前最后收到的正确传输的数据包的序号，通过所述数据重发缓存从未正确传输的数据包的序号处开始重新发送数据包至所述第二芯粒的第二数据链路层。
[0016]与现有技术相比，本专利技术具有以下优点：本申请的技术方案，能够实现芯粒间的高带宽传输，并且具有较大的有效载荷；并可实现低时延的数据传输，实现芯粒间及芯片间的高速互联。
附图说明
[0017]附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本申请原理的作用。
[0018]附图中：
[0019]图1是本申请一实施例的芯粒间的通讯方法流程图。
[0020]图2是本申请一实施例的芯粒间的通讯系统组成示意图。
[0021]图3是本申请一实施例的芯粒间的通讯方法过程示意图。
[0022]图4是本申请另一实施例的芯粒间的通讯系统组成示意图。
[0023]图5是本申请一实施例的芯粒间的通讯方法数据包传输过程示意图。
[0024]图6是本申请一实施例的形成数据包的过程示意图。
具体实施方式
[0025]为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯粒间的通讯方法，所述通讯在第一芯粒和第二芯粒之间实现数据传输，所述第一芯粒和第二芯粒通过信号线连接且分别包括第一接口模块和第二接口模块，所述第一接口模块、第二接口模块分别包括第一数据链路层和第二数据链路层，所述第一数据链路层包括数据重发缓存，所述方法包括：所述第一芯粒的第一数据链路层接收预发送数据并生成相应的数据发送序号，基于所述预发送数据和校验数据段封装形成数据包，所述校验数据段包括校验码和数据发送序号对应的编码进行第一逻辑运算形成的数据段；所述数据包被存入数据重发缓存，并经过第一时长传输至所述第二芯粒的第二数据链路层；所述第二数据链路层接收并解析所述数据包，生成数据接收序号，并对接收到的数据包的校验数据段中的校验码和接收数据序号进行第二逻辑运算，以判断所述数据包是否被正确传输；如果根据运算结果判断得到所述数据包未被正确传输，则所述第二芯粒的第二数据链路层向所述第一芯粒的第一数据链路层发送错误传输标记信号，所述错误传输标记信号经过第二时长到达所述第一芯粒的第一数据链路层，所述错误传输标记信号包括未正确传输的数据包之前最后收到的正确传输的数据包的序号；所述第一芯粒的第一数据链路层基于所述错误传输标记信号中的未正确传输的数据包之前最后收到的正确传输的数据包的序号，通过所述数据重发缓存从未正确传输的数据包的序号处开始重新发送数据包至所述第二芯粒的第二数据链路层。2.根据权利要求1所述的芯粒间的通讯方法，其特征在于，所述数据重发缓存配置有相应的缓存清除控制模块，所述清除缓存控制模块基于当前发送的数据包对应的数据发送序号和累计延时值将所述数据重发缓存中的部分数据包清除；所述累计延时值为所述第一时长和第二时长之和。3.根据权利要求1所述的芯粒间的通讯方法，其特征在于，如果根据运算结果判断得到所述数据包未被正确传输包括：如果对接收到的数据包的校验数据段中的校验数据段中的校验码和接收数据序号进行第二逻辑运算的运算结果与所述第二芯粒的第二数据链路层接收到的数据包中的校验数据段不相等，则判断得到所述数据包未被正确传输。4.根据权利要求1所述的芯粒间的通讯方法，其特征在于，所述第一接口模块还包括第一物理层，所述第二接口模块还包括第二物理层；所述第一物理层、第二物理层包括对数据包对应的信号进行串行并行转换或并行串行转换的电路；所述数据包经过第一时长传输至所述第二芯粒的第二数据链路层包括：所述数据包经过第一时长从所述第一芯粒的第一数据链路层经过第一物理层、所述信号线、所述第二物理层传输至所述第二芯粒的第二数据链路层。5.根据权利要求1所述的芯粒间的通讯方法，其特征在于，所述第一芯粒和第二芯粒还分别包括第一应用单元和第二应用单元，分别控制所述第一芯粒和第二芯粒的数据发送和接收操作。6.根据权利要求1所述的芯粒间的通讯方法，其特征在于，所述第一逻辑运算包括异或运算，所述第二逻辑运算包括异或运算。
7.根据权利要求1所述的芯粒间的通讯方法，其特征在于，所述校验码包括循环冗余校验码或奇偶校验码。8.根据权利要求1所述的芯粒间的通讯方法，其特征在于，所述预发送数据的长度为M字节，所述校验数据段的长度为N字节，M、N为偶数。9.根据权利要求8所...

【专利技术属性】
技术研发人员：曾昭贵，刘云，陈梁，马合营，
申请(专利权)人：上海立可芯半导体科技有限公司，
类型：发明
国别省市：