多核通信方法、装置、微控制芯片及存储介质制造方法及图纸

本发明专利技术公开了一种多核通信方法、装置、微控制芯片及存储介质。本发明专利技术可以通过源MCU内核将传输数据暂存至与源MCU内核对应的存储缓冲器，并将传输数据封包后发送至通信总线，控制所有MCU内核从通信总线中获取数据包，并通过对数据包进行过滤以确定目标MCU内核，解析数据包并提取其中的传输数据，将传输数据暂存至与目标MCU内核对应的存储缓冲器，并通知目标MCU内核进行读取。本申请实施例可以通过存储缓冲器以及通信总线来实现多个MCU内核之间数据的传输，有效避免了内存存放的混乱，提升了多核间通信的效率。了多核间通信的效率。了多核间通信的效率。

【技术实现步骤摘要】
多核通信方法、装置、微控制芯片及存储介质


[0001]本专利技术涉及芯片领域，具体涉及一种多核通信方法、装置、微控制芯片及存储介质。

技术介绍

[0002]微控制单元(Microcontroller Unit；MCU) ，又称单片微型计算机或者单片机。微控制芯片内部一般都包含有非易失性存储器，用于存储程序指令和数据。随着芯片技术的发展，双核甚至多核的MCU越来越多，相比单核MCU，多核MCU实时性更高，处理任务更多，具备的衍生功能更广。对于前面的优势，多核能够高效协同工作很关键，进而多核MCU的核间通信尤为重要。
[0003]目前，多核MCU核间通信多采用内存共享机制，每个内核都需要预设一块内存来发送或接收，数据的索引，内存的管控都显得比较繁琐，针对消息的即时传递得不到很好的支持，影响通信效率。

技术实现思路

[0004]本专利技术提供一种多核通信方法、装置、微控制芯片及存储介质，通过存储缓冲器以及通信总线来实现多个MCU内核之间数据的传输，有效避免了内存存放的混乱，提升了多核间通信的效率。
[0005]为实现上述有益效果，本专利技术实施例提供以下技术方案：第一方面，本申请提供一种多核通信方法，应用于微控制芯片，所述微控制芯片包括多个MCU内核所述方法包括：源MCU内核将传输数据暂存至与所述源MCU内核对应的存储缓冲器，并将所述传输数据封包后发送至通信总线；控制所有MCU内核从所述通信总线中获取数据包，并通过对所述数据包进行过滤以确定目标MCU内核；解析所述数据包并提取其中的传输数据；将所述传输数据暂存至与所述目标MCU内核对应的存储缓冲器，并通知所述目标MCU内核进行读取。
[0006]第二方面，本申请提供一种多核通信装置，应用于微控制芯片，所述微控制芯片包括多个MCU内核，包括：发送单元，用于源MCU内核将传输数据暂存至与所述源MCU内核对应的存储缓冲器，并将所述传输数据封包后发送至通信总线；获取单元，用于控制所有MCU内核从所述通信总线中获取数据包，并通过对所述数据包进行过滤以确定目标MCU内核；解析单元，用于解析所述数据包并提取其中的传输数据；读取单元，用于将所述传输数据暂存至与所述目标MCU内核对应的存储缓冲器，并
通知所述目标MCU内核进行读取。
[0007]第三方面，本申请提供一种微控制芯片，包括：多个MCU内核、多个邮箱模块以及通信总线；所述多个邮箱模块与所述多个MCU内核分别连接，所述通信总线与所有邮箱模块连接，源MCU内核连接的邮箱模块用于将传输数据暂存至当前邮箱模块的存储缓冲器，并将所述传输数据封包后发送至通信总线；所有MCU内核连接的邮箱模块用于从所述通信总线中获取数据包，并通过对所述数据包进行过滤以确定目标MCU内核；所述目标MCU内核连接的邮箱模块还用于解析所述数据包并提取其中的传输数据，将所述传输数据暂存至当前邮箱模块的存储缓冲器，并通知所述目标MCU内核进行读取。
[0008]第四方面，本申请提供一种存储介质，所述存储介质存储有多条指令，所述指令适于处理器进行加载，以执行上述多核通信方法中的步骤。
[0009]本申请提供的实施例可以通过源MCU内核将传输数据暂存至与源MCU内核对应的存储缓冲器，并将传输数据封包后发送至通信总线，控制所有MCU内核从通信总线中获取数据包，并通过对数据包进行过滤以确定目标MCU内核，解析数据包并提取其中的传输数据，将传输数据暂存至与目标MCU内核对应的存储缓冲器，并通知目标MCU内核进行读取。本申请实施例可以通过存储缓冲器以及通信总线来实现多个MCU内核之间数据的传输，有效避免了内存存放的混乱，提升了多核间通信的效率。
附图说明
[0010]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0011]图1是现有技术中通过共享内存进行多核通信的框架示意图；图2是本专利技术实施例提供的多核通信方法的一种流程示意图；图3是本专利技术实施例提供的多核通信方法的另一流程示意图；图4为本专利技术实施例提供的多核通信装置的结构示意图；图5是本专利技术实施例提供的微控制芯片的一种结构示意图；图6是本专利技术实施例提供的微控制芯片的另一种结构示意图图7是本专利技术实施例提供的智能终端的结构示意图。
具体实施方式
[0012]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0013]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排
他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
[0014]应该理解的是，虽然本申请实施例中的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
[0015]需要说明的是，在本文中，采用了诸如101、102等步骤代号，其目的是为了更清楚简要地表述相应内容，不构成顺序上的实质性限制，本领域技术人员在具体实施时，可能会先执行102后执行101等，但这些均应在本申请的保护范围之内。
[0016]在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
[0017]在描述本申请的技术方案之前，先对相关的技术术语进行简单解释：微控制芯片：微控制芯片（Microcontroller Unit，MCU）是把中央处理器(CentralProcess Unit；CPU)的频率与规格做适当缩减，并将内存(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多核通信方法，应用于微控制芯片，所述微控制芯片包括多个MCU内核，其特征在于，所述方法包括：源MCU内核将传输数据暂存至与所述源MCU内核对应的存储缓冲器，并将所述传输数据封包后发送至通信总线；控制所有MCU内核从所述通信总线中获取数据包，并通过对所述数据包进行过滤以确定目标MCU内核；解析所述数据包并提取其中的传输数据；将所述传输数据暂存至与所述目标MCU内核对应的存储缓冲器，并通知所述目标MCU内核进行读取。2.根据权利要求1所述的多核通信方法，其特征在于，将所述传输数据封包后发送至通信总线的步骤包括：从所述源MCU内核对应的存储缓冲器中读取传输数据并进行计算，以得到校验值；将所述校验值与所述传输数据以及目标ID进行整合封包处理，并将处理后的数据包发送至通信总线。3.根据权利要求2所述的多核通信方法，其特征在于，将处理后的数据包发送至通信总线的步骤包括：对所述数据包的格式进行验证；当发送至通信总线的数据包为多个时，根据所述目标ID对多个数据包的优先级进行排序；按照排序结果将所述多个数据包发送至通信总线。4.根据权利要求1所述的多核通信方法，其特征在于，控制所有MCU内核从所述通信总线中获取数据包的步骤包括：若所述源MCU内核在预设时间内未获取到所述数据包，则根据超时数据生成提醒信息。5.根据权利要求1所述的多核通信方法，其特征在于，通知所述目标MCU内核进行读取的步骤包括：生成中断信号并发送至所述目标MCU内核；控制所述目标MCU内核根据所述中断信号从所述目标MCU内核对应的存储缓冲器中读取所述传输数据；释放所述目标MCU内核对应的存储缓冲器中的存储空间。6.一种多核通信装置，应用于微控制芯片，所述微控制芯片包括多个MCU内核，其特征在于，包括：发送单元，...

【专利技术属性】
技术研发人员：刘吉平，陈筠，刘炎，王翔，郑增忠，
申请(专利权)人：深圳市航顺芯片技术研发有限公司，
类型：发明
国别省市：