测试结构及测试方法技术

本申请公开了一种测试结构及测试方法，以解决现有技术中测试效率较低，测试结构冗余的问题。该测试结构包括：衬底；至少两个测试金属层，每个测试金属层上均设置有子测试结构，子测试结构包括第一和第二子测试结构；第一测试电极，由金属和通孔与每个测试金属层中的第一子测试结构分别相连；第二测试电极，通过导电通道与每个测试金属层中的第二子测试结构相连；其中，第一测试电极与每个测试金属层的第一子测试结构之间还设置有二极管，不同测试金属层的第一子测试结构与第一测试电极之间的二极管的反向击穿电压不同。该测试结构可同时对多个测试金属层进行检测，可判断是否具有短路缺陷以及短路缺陷的位置，极大的提高了测试效率。效率。效率。

【技术实现步骤摘要】
测试结构及测试方法


[0001]本专利技术涉及电性测试
，具体涉及一种测试结构及测试方法。

技术介绍

[0002]集成电路发展的最典型特征包括：前段器件特征尺寸的短缩以及后段金属布线的日趋复杂。后段金属工艺主要是通过电连接给前段器件各个端口提供工作电源或信号的传输路径。因此后段金属互联工艺至关重要。
[0003]为了监控后段金属互联工艺的稳定性，除了生产过程数据的管控以外，对金属的各种电学特性，比如金属的方块电阻、金属的连接性和金属之间的短路情况等等也要进行监控。因为金属的主要功能是作为互连线，因工艺异常导致的临近金属线之间的短路是其中一个重要的电性测试项目。
[0004]现有的关于后段金属短路的测试结构，遵循分层单独设置的原则，也就是一层金属设置一套测试图形，这样的设置有很强的针对性，能很便捷的实现问题的溯源，但是也存在明显的弊端。因为纳米级半导体制造工艺其金属层通常多达6～10层，若遵循上述测试原则来设置测试结构，一方面，形成所需的测试图形会占用晶圆上大量的切割道面积，另一方面，需要对每层的测试图形都进行电性测试，浪费测试资源。
[0005]因此如何减少测试资源的占用，提高测试效率并及时确定缺陷所在的位置是本领域技术人员需要解决的技术问题。

技术实现思路

[0006]鉴于上述问题，本专利技术的目的在于提供一种测试结构及测试方法，该测试结构可同时对多个测试金属层进行检测，可迅速判断是否具有短路缺陷以及存在短路缺陷时，缺陷位于哪一测试金属层或哪些测试金属层中。
[0007]为实现上述目的，本专利技术的第一个方面提供一种测试结构，其特征在于，包括：衬底；至少两个测试金属层，每个测试金属层上均设置有子测试结构，所述子测试结构包括第一子测试结构和第二子测试结构；第一测试电极，通过导电通道与每个测试金属层中的第一子测试结构分别相连；第二测试电极，通过导电通道与每个测试金属层中的第二子测试结构相连；其中，所述第一测试电极与每个测试金属层的第一子测试结构之间还设置有二极管，不同测试金属层的第一子测试结构与所述第一测试电极之间的二极管的反向击穿电压不同。
[0008]优选地，不同测试金属层的第一子测试结构与所述第一测试电极之间的二极管，在同一正向预设电压下的导通电流不同。
[0009]优选地，每个测试金属层上设置有相同或者不同的子测试结构。
[0010]优选地，所述第一子测试结构和所述第二子测试结构包括梳齿状结构、蛇形结构中的至少一种。
[0011]优选地，相邻测试金属层上的子测试结构的排布方向一致或者相互垂直。
[0012]优选地，所述第一子测试结构和所述第二子测试结构包括相对设置的梳齿状结构，所述梳齿状结构包括梳柄和与所述梳柄相连的多个齿状金属条，所述第一子测试结构的齿状金属条和所述第二子测试结构的齿状金属条互相穿插。
[0013]优选地，所述二极管位于所述衬底中。
[0014]优选地，所述二极管通过深阱注入、阱注入、Vt注入、轻掺杂注入、源/漏注入中的至少两种反型注入方式形成。
[0015]优选地，所述测试结构中的至少部分与其所在同一晶圆上的集成电路在相同的工艺中形成，所述测试结构的二极管至少部分选自所述集成电路中。
[0016]根据本专利技术的另一方面，还提供一种测试方法，用于对如上所述的测试结构进行测试，其特征在于，包括如下步骤：在第一测试电极与第二测试电极之间对所述二极管施加正向预设电压以检测漏电流；如果所述第一测试电极与所述第二测试电极之间的漏电流不大于漏电预设值，则该测试结构的所有测试金属层均不存在短路缺陷；如果所述第一测试电极与所述第二测试电极之间的漏电流大于漏电预设值，则将所述漏电流与按照本方法预先确定的第一异常对照表进行比对，对短路缺陷进行定位。
[0017]优选地，所述漏电预设值为10
‑
10
A。
[0018]根据本专利技术的再一方面，还提供另一种测试方法，用于对如上所述的测试结构进行测试，其特征在于，包括如下步骤：在第一测试电极与第二测试电极之间从低至高施加不同的反向电压直至第一反向电压；如果过程中所述第一测试电极与所述第二测试电极之间的漏电流均不大于漏电预设值，则该测试结构的所有测试金属层均不存在短路缺陷；如果过程中所述第一测试电极与所述第二测试电极之间的漏电流大于漏电预设值，则将所述漏电流与按照本方法预先确定的第二异常对照表进行比对，对短路缺陷进行定位；其中，所述第一反向电压为各测试金属层的第一子测试结构与第一测试电极之间的二极管中反向击穿电压的最大值。
[0019]优选地，所述漏电预设值为10
‑
10
A。
[0020]本专利技术提供的测试结构和测试方法，通过将多个金属层整合在同一测试结构中，并对每一个测试金属层串联一个对应的二极管进行标定，可实现测试数目的成倍缩减。进一步地，且该二极管还可选自与其所在同一晶圆上的集成电路中，不需要额外的工艺，如子测试结构发生短路，通过正向导通的漏电流或者反向击穿电压所对应的漏电流可以快速锁定是哪一测试金属层或哪些测试金属层出现了短路，极大的减少了测试所需的时间和测试资源，显著提升了测试效率。
附图说明
[0021]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。此外，为了清楚起见，附图中的各个部分没有按比例绘制。
[0022]图1为现有的单层测试结构的示意图；
[0023]图2为由图1所示单层测试结构简单整合的多层测试结构的示意图；
[0024]图3为本专利技术测试结构第一实施例的示意图；
[0025]图4为本专利技术测试结构第一实施例的等效电路示意图；
[0026]图5为本专利技术测试方法第一实施例的示意图；
[0027]图6为本专利技术测试方法第一实施例中单个测试金属层出现短路的示意图；
[0028]图7为本专利技术测试方法第一实施例中多个测试金属层出现短路的示意图；
[0029]图8为本专利技术测试方法第一实施例的第一异常对照表；
[0030]图9为本专利技术测试方法第二实施例的示意图；
[0031]图10为本专利技术测试方法第二实施例中第一测试金属层出现短路的示意图；
[0032]图11为本专利技术测试方法第二实施例中第二测试金属层出现短路的示意图；
[0033]图12为本专利技术测试方法第二实施例中多个测试金属层出现短路的示意图；
[0034]图13为本专利技术测试方法第二实施例的第二异常对照表。
具体实施方式
[0035]以下将参照附图更详细地描述本专利技术的各种实施例。但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程没有详细叙述。
[0036]图1为现有的单层测试结构的示意图，该单层测试结构包括第一测试垫11、第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试结构，其特征在于，包括：衬底；至少两个测试金属层，每个测试金属层上均设置有子测试结构，所述子测试结构包括第一子测试结构和第二子测试结构；第一测试电极，通过导电通道与每个测试金属层中的第一子测试结构分别相连；第二测试电极，通过导电通道与每个测试金属层中的第二子测试结构相连；其中，所述第一测试电极与每个测试金属层的第一子测试结构之间还设置有二极管，不同测试金属层的第一子测试结构与所述第一测试电极之间的二极管的反向击穿电压不同。2.根据权利要求1所述的测试结构，其特征在于，不同测试金属层的第一子测试结构与所述第一测试电极之间的二极管，在同一正向预设电压下的导通电流不同。3.根据权利要求1所述的测试结构，其特征在于，每个测试金属层上设置有相同或者不同的子测试结构。4.根据权利要求1所述的测试结构，其特征在于，所述第一子测试结构和所述第二子测试结构包括梳齿状结构、蛇形结构中的至少一种。5.根据权利要求1所述的测试结构，其特征在于，相邻测试金属层上的子测试结构的排布方向一致或相互垂直。6.根据权利要求1所述的测试结构，其特征在于，所述第一子测试结构和所述第二子测试结构包括相对设置的梳齿状结构，所述梳齿状结构包括梳柄和与所述梳柄相连的多个齿状金属条，所述第一子测试结构的齿状金属条和所述第二子测试结构的齿状金属条互相穿插。7.根据权利要求1所述的测试结构，其特征在于，所述二极管位于所述衬底中。8.根据权利要求7所述的测试结构，其特征在于，所述二极管通过深阱注入、阱注入、Vt注入、轻掺杂注入、源/漏注入中的至少两种反型注入方式形成。9.根据权利要求7所述的测试结构，其特征在于，所述测试结构中的至...

【专利技术属性】
技术研发人员：代佳，于江勇，王乾，张欣慰，李静怡，张小麟，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：