半导体元件及其制造方法技术

本发明专利技术公开了一种半导体元件及其制造方法，包括选择性地移除与第一互连结构同时形成在第一介质层中的第一对准结构，显露出定义在第一介质层中的第一对准沟槽。接着，于第一介质层上形成一导电层，其中导电层填入第一对准沟槽的部分形成第二对准结构，然后用第二对准结构作为对准标记进行微影暨蚀刻工艺，将导电层图案化成第二互连结构。本发明专利技术的方法可在第一互连结构和第二互连结构之间获得较佳的对准精确度。准精确度。准精确度。

【技术实现步骤摘要】
半导体元件及其制造方法


[0001]本专利技术涉及一种半导体元件及其制造方法，特别是一种包括互连结构及对准结构的半导体元件以及其制造方法。

技术介绍

[0002]微影工艺(photolithography)是制造半导体元件的重要步骤，其利用曝光和显影将光掩模上的设计图案转移至光刻胶层，然后用光刻胶层为蚀刻遮罩对其下方的材料层进行蚀刻，从而将设计图案再往下转移至材料层中，制造出一层电路结构。
[0003]半导体制造工艺即由重复进行沉积、微影和蚀刻工艺，逐层架构出半导体元件的积体电路结构。随着电路图案设计越来越细致紧密，上下层电路结构之间的对准(alignment)规范也越来越严苛，因为稍微的对准偏移即可能导致接触异常、短路或断线等缺陷。在一些情况下，还需在叠层结构中另制作零层标记(zero mark)以协助对准。

技术实现思路

[0004]本专利技术目的在于提供一种半导体元件及其制造方法，在省略了零层标记的前提下，可提高上层和下层互连结构之间的对准精确度。相较于传统工艺需要制作零层标记(zero mark)以协助对准，本专本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件的制造方法，其特征在于，包括：提供衬底；于所述衬底上形成第一介质层；于所述第一介质层中形成由第一导电层构成的第一互连结构和第一对准结构；进行第一微影暨蚀刻工艺，移除所述第一对准结构，显露出第一对准沟槽；形成第二导电层覆盖所述第一介质层和所述第一互连结构并填入所述第一对准沟槽，形成第二对准结构，其中位于所述第一对准沟槽的上方的所述第二对准结构的上部包括第二对准沟槽；进行第二微影暨蚀刻工艺，移除所述第二对准结构的所述上部以及部分所述第一介质层，显露出位于所述第一对准沟槽中的所述第二对准结构的下部；以及进行第三微影暨蚀刻工艺，将所述第二导电层图案化成第二互连结构，其中所述第一互连结构和所述第二互连结构电性接触。2.根据权利要求1所述的半导体元件的制造方法，其特征在于，形成所述第一互连结构和所述第一对准结构的步骤包括：于所述第一介质层中形成互连开口和所述第一对准沟槽；形成所述第一导电层覆盖所述第一介质层并填入所述互连开口和所述第一对准沟槽；以及移除所述互连开口和所述第一对准沟槽之外的所述第一导电层，获得位于所述互连开口中的所述第一互连结构以及位于所述第一对准沟槽中的所述第一对准结构。3.根据权利要求1所述的半导体元件的制造方法，其特征在于，所述第一导电层和所述第二导电层的材料相同。4.根据权利要求1所述的半导体元件的制造方法，其特征在于，所述第一导电层和所述第二导电层的材料不同。5.根据权利要求1所述的半导体元件的制造方法，其特征在于，所述第一微影暨蚀刻工艺的步骤包括：于所述第一介质层上形成一第一光刻胶层；用所述第一对准结构为对准标记，对所述第一光刻胶层进行图案化工艺以形成第一标记开口，并显露出所述第一对准结构；以及通过所述第一标记开口蚀刻所述第一对准结构。6.根据权利要求1所述的半导体元件的制造方法，其特征在于，所述第二微影暨蚀刻工艺的步骤包括：于所述第二导电层上形成一第二光刻胶层；用所述第二对准沟槽为对准标记，对所述第二光刻胶层进行图案化工艺以形成第二标记开口，并显露出所述第二对准结构；以及通过所述第二标记开口蚀刻所述第二对准结构的所述上部以及部分所述第一介质层。7.根据权利要求1所述的半导体元件的制造方法，其特征在于，还包括：于所述衬底上形成一层间介质层以及位于所述层间介质层中的导电结构；以及形成蚀刻停止层于所述层间介质层上并覆盖所述导电结构，其中所述第一互连结构贯穿所述蚀刻停止层，与所述导电结构电性接触。
8.根据权利要求1所述的半导体元件的制造方法，其特征在于，所述第三微影暨蚀刻工艺的步骤包括：形成一平坦化层于所述第二导电层上并覆盖所述第二对准结构的所述下部；于所述平坦化层上形成一第三光刻胶层；用所述第二对准结构的所述下部为对准标记，对所述第三光刻胶层进行图案化工艺；以及蚀刻移除所述平坦化层和所述...

【专利技术属性】
技术研发人员：苏扬芳，夏忠平，刘利晨，钟荣祥，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：