功率半导体封装结构制造技术

本实用新型专利技术提供了一种功率半导体封装结构，涉及半导体封装技术领域，该功率半导体封装结构包括基底引线框架、芯片和塑封体，基底引线框架设置有基岛，基岛的一侧表面设置有芯片贴装区域；芯片贴装于基岛；塑封体设置在基底引线框架上，并包覆于基岛和芯片；其中，基岛上还设置有防水环槽，防水环槽设置在芯片的四周，塑封体覆盖于防水环槽，以使塑封体与基岛密封连接。相较于现有技术，本实用新型专利技术通过增设防水环槽，能够使得塑封体与防水环槽之间形成密封结构，一方面提升了塑封体与基岛之间的接触面积，从而提升了二者之间的结合力，另一方面能够使得塑封体与基岛密封连接，阻挡外部的水汽渗透至芯片，保证了器件性能。保证了器件性能。保证了器件性能。

【技术实现步骤摘要】
功率半导体封装结构


[0001]本技术涉及半导体封装
，具体而言，涉及一种功率半导体封装结构。

技术介绍

[0002]半导体封装通常用于容纳和保护来自不同半导体技术的包括硅、碳化硅(SiC)、氮化镓(GaN)等的半导体芯片。这些半导体芯片可以被配置为具有各种不同器件类型，例如微处理器、分立器件、放大器、控制器、传感器等。在半导体封装中，半导体芯片安装到芯片焊盘。半导体封装典型地包括诸如塑料、树脂或者陶瓷的电绝缘包封体材料，其密封和保护集成电路使其避免受到潮气和灰尘颗粒的影响，导电引线连接到包封的集成电路(或者多个电路)的各种端子，并且可从半导体封装外部访问。在所谓的引线框架型封装中，芯片焊盘和引线一起从引线框架提供。
[0003]经专利技术人调研发现，现有的功率半导体的封装结构，其通常是直接在引线框架上塑封形成塑封体，塑封体与引线框架之间通常为直接平面接触，二者结合力较差，容易出现分层，影响结构强度，同时在长期使用过程中，外部的水汽容易渗透进入到封装体内部，甚至渗透至芯片，从而影响器件性能。

技术实现思路

[0004]本技术的目的在于提供一种功率半导体封装结构，其能够提升结合力，并保证结构强度，同时防止外部水汽渗透。
[0005]本技术的实施例是这样实现的：
[0006]本技术提供一种功率半导体封装结构，包括：
[0007]基底引线框架，所述基底引线框架设置有基岛，所述基岛的一侧表面设置有芯片贴装区域；
[0008]芯片，所述芯片贴装于所述芯片贴装区域；/>[0009]塑封体，所述塑封体设置在所述基底引线框架上，并包覆于所述芯片，且所述基岛的另一侧表面外露于所述塑封体；
[0010]其中，所述基岛上还设置有防水环槽，所述防水环槽设置在所述芯片贴装区域的四周，所述塑封体嵌设于所述防水环槽，以使所述塑封体与所述基岛密封连接。
[0011]在可选的实施方式中，所述防水环槽包括多段间断分布的沟槽组，多段所述沟槽组围设在所述芯片的四周。
[0012]在可选的实施方式中，每段所述沟槽组包括至少两个并排设置的子沟槽，相邻的所述子沟槽间隔设置。
[0013]在可选的实施方式中，所述子沟槽的截面形状为三角形、U形或矩形。
[0014]在可选的实施方式中，多段所述沟槽组沿圆形或矩形分布在所述芯片的四周。
[0015]在可选的实施方式中，所述芯片贴装于所述基岛的正面，所述防水环槽的开槽面积为所述芯片贴装区域边缘与所述基岛边缘之间的区域面积20％
‑
80％。
[0016]在可选的实施方式中，所述防水环槽包括防水凸环，所述防水凸环围设于所述芯片，并相对所述基岛凸起设置，且所述防水凸环嵌设于所述塑封体。
[0017]在可选的实施方式中，所述基底引线框架相对的两侧边缘设置有限位槽，所述限位槽处设置有第一限位凸台，所述第一限位凸台凸设于所述基底引线框架的侧壁，所述塑封体延伸至所述基底引线框架的侧壁，并包覆在所述限位槽和所述第一限位凸台外。
[0018]在可选的实施方式中，所述基底引线框架上还设置有限位开口，所述限位开口贯穿所述基底引线框架，且所述限位开口处设置有第二限位凸台，所述第二限位凸台凸设于所述基底引线框架的侧壁，所述塑封体延伸至所述限位开口，并包覆在所述第二限位凸台外。
[0019]在可选的实施方式中，所述功率半导体封装结构还包括端子引线框架，所述端子引线框架设置在所述基底引线框架的一侧，并部分嵌设于所述塑封体，且所述端子引线框架与所述芯片之间通过键合线连接，所述键合线包覆在所述塑封体内。
[0020]在可选的实施方式中，所述基底引线框架远离所述端子引线框的一侧设置有焊接耳，所述焊接耳的两侧设置有折弯引脚，所述折弯引脚相对所述焊接耳朝向所述塑封体背离所述基底引线框架的一侧的方向折弯，且所述折弯引脚远离所述基底引线框架的一端还设置有焊接引脚，所述焊接引脚相对所述折弯引脚朝向与所述塑封体背离所述基底引线框架的一侧表面相平行的方向折弯。
[0021]在可选的实施方式中，所述端子引线框架嵌设于所述塑封体的部分的表面形成有镀镍层，所述端子引线框架外露于所述塑封体的部分的表面形成有镀锡层。
[0022]本技术实施例的有益效果包括：
[0023]本实施例提供的功率半导体封装结构，在基底引线框架设置有基岛，将芯片贴装于基岛，然后在基底引线框架上塑封形成塑封体，塑封体覆盖基岛和芯片，而基岛的另一侧外露于塑封体，便于散热，并且，在基岛上设置有防水环槽，该防水环槽设置在芯片贴装区域的四周，塑封体覆盖在防水环槽外，使得塑封体与基岛密封连接。相较于现有技术，本技术通过增设防水环槽，能够使得塑封体与防水环槽之间形成密封结构，一方面提升了塑封体与基岛之间的接触面积，从而提升了二者之间的结合力，另一方面能够使得塑封体与基岛密封连接，阻挡外部的水汽渗透至芯片，保证了器件性能。
附图说明
[0024]为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0025]图1为本技术实施例提供的功率半导体封装结构的整体示意图；
[0026]图2为本技术实施例提供的功率半导体封装结构的内部结构示意图；
[0027]图3为本技术实施例提供的功率半导体封装结构的剖面结构示意图；
[0028]图4为图2中基底引线框架与芯片的贴装示意图；
[0029]图5为图2中基底引线框架在第一视角下的结构示意图；
[0030]图6为图2中基底引线框架在第二视角下的结构示意图。
[0031]图标:
[0032]100
‑
功率半导体封装结构；110
‑
基底引线框架；111
‑
基岛；113
‑
限位槽；115
‑
第一限位凸台；117
‑
限位开口；119
‑
第二限位凸台；130
‑
芯片；150
‑
塑封体；171
‑
防水环槽；173
‑
沟槽组；175
‑
子沟槽；180
‑
焊接耳；181
‑
折弯引脚；183
‑
焊接引脚；190
‑
端子引线框架。
具体实施方式
[0033]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体封装结构，其特征在于，包括：基底引线框架，所述基底引线框架设置有基岛，所述基岛的一侧表面设置有芯片贴装区域；芯片，所述芯片贴装于所述芯片贴装区域；塑封体，所述塑封体设置在所述基底引线框架上，并包覆于所述芯片，且所述基岛的另一侧表面外露于所述塑封体；其中，所述基岛上还设置有防水环槽，所述防水环槽设置在所述芯片贴装区域的四周，所述塑封体嵌设于所述防水环槽，以使所述塑封体与所述基岛密封连接。2.根据权利要求1所述的功率半导体封装结构，其特征在于，所述防水环槽包括多段间断分布的沟槽组，多段所述沟槽组围设在所述芯片的四周。3.根据权利要求2所述的功率半导体封装结构，其特征在于，每段所述沟槽组包括至少两个并排设置的子沟槽，相邻的所述子沟槽间隔设置。4.根据权利要求3所述的功率半导体封装结构，其特征在于，所述子沟槽的截面形状为三角形、U形或矩形。5.根据权利要求2所述的功率半导体封装结构，其特征在于，多段所述沟槽组沿圆形或矩形分布在所述芯片的四周。6.根据权利要求1所述的功率半导体封装结构，其特征在于，所述防水环槽的开槽面积为所述芯片贴装区域边缘与所述基岛边缘之间的区域面积的20％
‑
80％。7.根据权利要求1
‑
6任一项所述的功率半导体封装结构，其特征在于，所...

【专利技术属性】
技术研发人员：黄轶愚，刘锐，
申请(专利权)人：湖南三安半导体有限责任公司，
类型：新型
国别省市：