用于高速信令互连的帧对齐恢复制造技术

本公开涉及用于高速信令互连的帧对齐恢复。一种系统包括耦合到具有一个或更多个通路的链路的第一设备和第二设备。第一设备用于发送两个或更多个帧以同步一个或更多个数据通路，其中每个帧包括一定数量的比特。第二设备用于从每个数据通路接收与所述两个或更多个帧中的每个帧中的比特数量相对应的第一组比特。第二设备用于确定从一个或更多个数据通路中的数据通路接收的第一组比特不与两个或更多个帧的帧边界相对应。第二设备进一步用于响应于确定第一组比特不与帧边界相对应，使一个或更多个数据通路中的每个数据通路相对于帧边界同步。边界同步。边界同步。

【技术实现步骤摘要】
用于高速信令互连的帧对齐恢复


[0001]至少一个实施例涉及用于执行和促进高速通信的处理资源。例如，至少一个实施例涉及用于地面参考信令(GRS)互连中的帧对齐恢复的技术。

技术介绍

[0002]通信系统经由通信通道或介质(例如，电缆、印刷电路板、链路、无线等)将信号从发送器传输至接收器。为了确保数据在芯片至芯片(C2C)通信时可靠地传送，可以在传送数据之前对通信系统进行训练。例如，通信系统可被训练成使得在接收器处接收的数据被同步。一些通信系统可以尝试通过发送帧符号并使用去偏离(de
‑
skewing)先进先出(FIFO)组件来同步在接收器处接收到的数据以进行连续帧对齐。这样的传统方法可以降低数据传输速率并降低数据带宽。这种传统方法还可导致在每次停止和重新开始数据传输时重复同步过程。
附图说明
[0003]将参考附图描述根据本公开的各个实施例，在附图中：
[0004]图1是根据至少一些实施例的采用用于帧对齐恢复的方法的示例通信系统；
[0005]图2示出了根据至少一些实施例的采用用于帧对齐恢复的方法的示例通信系统；
[0006]图3是根据至少一些实施例的采用用于帧对齐恢复的方法的示例通信系统；
[0007]图4是根据至少一些实施例的用于高速互连系统的帧对齐恢复的方法的示图；
[0008]图5是根据至少一些实施例的用于帧对齐恢复的方法的流程图；
[0009]图6是根据至少一些实施例的用于高速互连系统的帧对齐恢复的方法的流程图；
[0010]图7示出了根据至少一些实施例的包括收发器的示例计算机系统，该收发器包括用于帧对齐恢复的芯片至芯片互连。
具体实施方式
[0011]通信系统经由通信通道或介质(例如，电缆、印刷电路板、链路、无线等)将信号从发送器传输至接收器。在一些通信系统中，从发送器发送的数据当在接收器处接收时，可能会偏离或未对齐。这可能导致数据被损坏，并且数据传输在系统中可能是不可靠的。通信系统可以是转发时钟架构的示例。例如，通信系统可以包括第一设备(例如，第一集成电路(IC)或芯片)和第二设备(例如，第二IC或芯片)并且经由地面参考信令(GRS)链路通信数据，例如通信系统可以是与包括发送器和接收器的两个设备的芯片至芯片(C2C)互连。第一设备可发送相对于第一时钟信号成帧的数据，并且还向第二设备发送与链路相关联的第二时钟信号—例如，发送器可根据第一时钟信号将数据成帧，而链路可根据第二时钟信号传输数据—例如，可使用固定长度的帧传输数据，每个帧包括相同数量的比特。第二设备可以划分第二时钟信号并尝试恢复原始的第一时钟信号(例如，生成恢复的时钟信号)以确定所接收的数据的帧边界。在一些实施例中，第一设备和第二设备可以是异步的。在这样的实施
例中，时钟相位对齐对于第一设备和第二设备可以是不同的。例如，在转发时钟通信系统中，第一设备的发送器时钟可相对于在第二设备处生成的恢复时钟未对齐—例如，因为第一设备和第二设备是异步的，所以可任意对齐发送器时钟和接收器处的恢复时钟。
[0012]此外，该链路的每条数据通路可以具有不同的物理特性——例如，由于链路的制造过程中的偏差，印刷电路板上的每条迹线可能不同于其他迹线。因此，在链路的一个数据通路处接收的数据可相对于链路的其他数据通路未对齐或偏离—例如，由于制造偏差，第一数据通路可在第二通路之前接收数据。一些通信系统可传输成帧符号并使用去偏离先进先出(FIFO)组件来指示数据传输的开始或用于对齐所接收的数据的消息。但是，传输成帧符号会消耗额外的功率，增加延迟，并减少数据带宽。进一步，在这样的通信系统中，帧对齐可以发生在每次数据传输停止之后，从而导致在每次传输数据时引起延迟增加。例如，通信系统可在每次传输新数据时使用成帧符号。
[0013]有利地，本公开的各方面可以通过提供一种用于通过在接收器中利用移位逻辑进行帧对齐的方法来解决上述缺陷和其他挑战。接收器可使用移位逻辑来相对于帧边界同步链路的每一数据通路。接收器还可使用移位逻辑来跨所有数据通路同步帧边界——例如，确保数据通路都相对于相同帧边界同步。例如，在初始化期间(例如，在发送数据之前)，第一设备可以向第二设备发送所存储的非混叠重复模式—例如，可以利用非混叠重复模式来编程与每个设备中的链路相关联的组件，使得任一个设备可以检测重复模式。第二设备的接收器可通过将传入比特与所存储的重复模式相比较来确定在每个通道处接收的模式是否相对于帧边界同步。如果接收器确定在相应数据通路处的传入比特不对应于帧边界，则接收器可以将传入比特移位一个或更多个单位间隔(UI)，直到传入比特确实对应于帧边界—例如，第二设备可以将传入模式移位一(1)个UI，确定经移位的模式是否对应于帧边界，并且如果不对应，则继续移位一(1)个UI，直到传入模式对应于帧边界。第二设备可以针对所有数据通路这样做，直到每个数据通路相对于帧边界同步。
[0014]在相对于帧边界同步之后，第一设备可以在每个数据通路发送计数模式(例如，递增或递减计数模式)。第二设备可以在每个数据通路处接收计数模式并且确定跨数据通路接收的最早计数值。因此，第二设备可以确定哪些数据通路相对于其他数据通路不同步。接收器可以通过增加一个或更多个突发长度(BL)来移位在接收到与最早计数值不同的计数值的数据通路处的传入计数模式，直到每个数据通路接收到相同的计数值。例如，第一数据通路可接收计数值二(2)，第二数据通路可接收计数值四(4)。如果接收器接收到递增模式，则计数值(2)可被认为是最早值。在这种实施例中，第二数据通路接收计数值四(4)比第一数据通路接收二(2)更快。因此，第二设备可以将第二数据通路处的计数模式移位两个(2)突发长度(例如，将第二通路延迟两个(2)突发长度)以匹配在第一数据通路处接收的计数模式。如果接收器接收到递减模式，则计数值四(4)可被认为是最早值。在这样的实施例中，第二设备可以将第一数据通路处的计数模式移位两个(2)突发长度(例如，将第二通路延迟两个(2)突发长度)以匹配在第二数据通路处接收的计数模式。在任一情况下，第二设备可以将突发长度偏移移位或添加到更快的数据通路以跨数据通路同步。因此，每一数据通路可相对于相同的帧边界同步。如本文所描述的，通信系统还可以对从第二设备发送至第一设备的数据执行帧对齐。
[0015]通过利用重复模式和计数模式，通信系统可以对齐在接收器处接收的帧。此外，与
针对每次数据传输发送成帧符号相比，通信系统可通过利用重复模式和计数模式一次来增加数据带宽、减少延时并减少功耗。因而，本申请的实施例允许用于高速互连系统中的帧对齐恢复的更可靠的方法。
[0016]图1示出了根据至少一个示例性实施例的示例通信系统100。系统100包括设备110、包括通信通道109的通信网络108、以及设备112。在至少一个实施例中，设备110和112是计算系统中的两个端点设备，诸如中央处理单元(CPU)或图形处理单元(GPU)。在至少一个实施例中，设备110和112是两个服务器。在至本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统，包括：第一设备，其包括发送器并且与包括一个或更多个数据通路的链路耦合，所述第一设备用于：发送两个或更多个帧以同步所述一个或更多个数据通路，其中每个帧包括一定数量的比特；以及第二设备，其与所述链路耦合并且包括接收器，所述第二设备用于：从每个数据通路接收与所述两个或更多个帧中的每个帧中的所述一定数量的比特相对应的第一组比特；确定从所述一个或更多个数据通路中的数据通路接收的所述第一组比特不与所述两个或更多个帧的帧边界相对应；以及响应于确定所述第一组比特不与所述帧边界相对应，使所述一个或更多个数据通路中的每个数据通路相对于所述帧边界同步。2.根据权利要求1所述的系统，其中为了使所述一个或更多个数据通路中的每个数据通路同步，所述第二设备进一步用于：响应于确定所述第一组比特不对应于所述帧边界，而将在所述一个或更多个数据通路中的所述数据通路处接收的所述第一组比特移位一个或更多个单位间隔UI；以及响应于移位在所述数据通路处接收的所述第一组比特，向所述第一设备发送所述一个或更多个数据通路中的每个数据通路相对于所述帧边界被同步的指示。3.根据权利要求2所述的系统，其中：所述第一设备进一步用于：接收所述一个或更多个数据通路中的每个数据通路相对于所述帧边界被同步的所述指示；在所述一个或更多个数据通路中的每个数据通路上发送第二组帧，所述第二组帧中的每个帧包括值并且在发送器时钟的时钟周期期间进行发送；以及所述第二设备进一步用于：在所述一个或更多个数据通路中的每个数据通路上接收所述第二组帧；确定在所述一个或更多个数据通路中的所述数据通路处接收的值与在所述一个或更多个数据通路中的其余数据通路处接收的值不同；响应于确定所述数据通路处的值是不同的，将在所述数据通路处接收的所述第二组帧移位一个突发单位间隔BUI；以及响应于移位在所述数据通路处的所述第二组帧，向所述第一设备发送所述帧边界对于所述一个或更多个数据通路中的每个数据通路是相同的指示。4.根据权利要求3所述的系统，其中所述第二设备进一步用于：响应于在每个数据通路上接收到所述第二组帧，确定在所述一个或更多个数据通路处接收的所述第二组帧中的第一值；以及将所述第二组帧中的所述第一值与在所述其余数据通路处接收的每个其余值进行比较，其中确定在所述数据通路处接收的所述值不同于在所述其余数据通路处接收的所述值是至少部分地基于将所述第二组帧中的所述第一值与在所述一个或更多个数据通路处接收的所述其余值进行比较。
5.根据权利要求3所述的系统，其中所述第二设备进一步用于：将对所述数据通路处接收的所述第二组帧移位之后生成的经移位的值与在所述一个或更多个数据通路中的所述其余数据通路处接收的值进行比较；以及确定所述数据通路处的所述经移位的值与在所述一个或更多个数据通路中的所述其余数据通路处接收的所述值相同，其中所述第二设备用于响应于确定在所述数据通路处接收的所述经移位的值是相同的，而发送对于所述一个或更多个数据通路中的每个数据通路所述帧边界是相同的所述指示。6.根据权利要求3所述的系统，其中所述第二设备进一步用于：将对所述数据通路处接收的所述第二组帧移位之后生成的所述经移位的值与在所述一个或更多个数据通路中的其余数据通路处接收的所述值进行比较；确定所述数据通路处的所述经移位的值不同于在所述一个或更多个数据通路中的所述其余数据通路处接收的值；响应于确定所述经移位的值是不同的，而将所述数据通路处的所述经移位的值移位一个BUI以生成第二经移位的值；将所述数据通路处的所述第二经移位的值与在所述一个或更多个数据通路中的所述其余数据通路处接收的值进行比较；以及确定所述数据通路处的所述第二经移位的值与在所述一个或更多个数据通路中的所述其余数据通路处接收的所述值相同，其中所述第二设备用于响应于确定在所述数据通路处接收的所述第二经移位的值相同而发送对于所述一个或更多个数据通路中的每个数据通路所述帧边界是相同的所述指示。7.根据权利要求3所述的系统，其中：所述一定数量的比特是非混叠重复模式；以及所述第二组帧与计数模式相关联。8.根据权利要求2所述的系统，其中所述第二设备进一步用于：将经移位的第一组比特与存储的模式进行比较；以及确定所述经移位的第一组比特与所述存储的模式相关联，其中发送所述一个或更多个数据通路相对于所述帧边界被同步的所述指示是响应于确定所述经移位的第一组比特与所述存储的模式相关联。9.根据权利要求2所述的系统，其中所述第二设备进一步用于：将经移位的所述第一组比特与存储的模式相比较；基于所述经移位的第一组比特与所述存储的模式的比较来确定所述经移位的第一组比特不对应于所述存储的模式；响应于确定所述经移位的第一组比特不对应于所述存储的模式，将所述经移位的第一组比特移位额外的一个或更多个UI，以接收第二经移位的第一组比特；将所述第二经移位的第一组比特与所述存储的模式相比较；以及确定所述第二经移位的第一组比特与所述存储的模式相关联，其中发送所述一个或更多个数据通路相对于所述帧边界被同步的所述指示是响应于确定所述第二经移位的第一组比特与所述存储的模式相关联。10.根据权利要求1所述的系统，其中所述第二设备进一步用于：
将在每个数据通路处接收的所述第一组比特与存储的模式进行比较；以及确定在所述数据通路处接收的所述第一组比特不同于所述存储的模式，其中确定在所述数据通路处接收的所述第...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：辉达公司，
类型：发明
国别省市：