一种基于波形缩减同步头的帧同步捕获方法、设备及存储介质技术

本发明专利技术公开了一种基于波形缩减同步头的帧同步捕获方法、设备及存储介质，包括获取一采样符号序列，以滑动时间窗对接收端处理后的信号序列执行采样，采样符号序列的采样帧长度为已知同步头长度；获取缩减后同步头相关序列，以已知同步头缩减至多个符号长度不同的缩减后同步头对采样符号序列进行捕获以选取相关值序列；获取量化后的似然函数值，以相关值序列及其对应的缩减后同步头序列求取量化后的似然函数值；比较量化后的似然函数值与缩减后同步头的已知门限值；以比对结论判定是否在对应缩减后同步头的情况下捕获到帧同步。按照本发明专利技术的帧同步捕获方法，改善同步头捕获的时延、为后续信号处理流程预留更多处理响应时间。间。间。

【技术实现步骤摘要】
一种基于波形缩减同步头的帧同步捕获方法、设备及存储介质


[0001]本专利技术属于数字信号处理
，具体是涉及一种基于波形缩减同步头的帧同步捕获方法、设备及存储介质。

技术介绍

[0002]短波通信以其抗摧毁能力强、灵活性高、设备简单及造价低廉等特点，成为世界各国中、远程通信的主要手段。但是，在实时的短波通信过程中由于短波信道时变特性的影响，发射时刻、时隙分配、信道时延均处于未知状态，为了保证突发通信信号的实时接收，并尽可能为后续干扰预留响应时间，快速和高精度的帧同步与符号定时估计是至关重要的，它会很大程度的影响后续信道参数估计性能。
[0003]现有的波形同步技术为了首要保证通信的可靠性与信道估计结果的准确性，通常会采用较长的同步头进行同步捕获，同时考虑内插探针序列的设计方式。但采用较长同步头序列在工程实际应用中可能带来一些弊端，包括等待接收完整同步头序列带来的时延、在同步头序列阶段处理较多采样点导致的计算量增加等，而这些弊端将会影响通信接收端的处理响应速度，减少预留给通信信号携带比特信息的处理时间余量。

技术实现思路

[0004]因为了解决现有波形帧同步捕获方法所存在信号处理时延较大、难以为后续信号处理流程预留更多处理响应时间的问题，本专利技术提供一种克服上述问题或者至少部分地解决上述问题的一种基于波形缩减同步头的帧同步捕获方法。
[0005]根据本专利技术的一个方面，本专利技术提供一种基于波形缩减同步头的帧同步捕获方法，其特征在于，
[0006]所述帧同步捕获方法包括如下步骤：
[0007]获取一采样符号序列，以滑动时间窗对接收端处理后的信号序列执行采样，所述采样符号序列的采样帧长度L为已知同步头长度；所述接收端处理后的信号序列周期为T
s
，所述采样符号序列的采样周期为T；
[0008]获取缩减后同步头相关序列，以已知同步头缩减至多个符号长度不同的缩减后同步头对所述采样符号序列进行捕获以选取所述相关值序列；具体为：在帧同步间隔为T/(2T
S
)下，在k＝i
·
T(2T
s
)时刻的采样符号序列与所述缩减后同步头序列执行共轭单点计算，其中i为非负整数；
[0009]获取量化后的似然函数值，以所述相关值序列及其对应的缩减后同步头序列求取量化后的似然函数值；
[0010]比较所述量化后的似然函数值与所述缩减后同步头的已知门限值；以比对结论判定是否在对应所述缩减后同步头的情况下捕获到帧同步。
[0011]进一步地，所述缩减后同步头的已知门限值，为在所述已知同步头及已知多个缩
减符号长度下，经由随机信号仿真计算后获取的对应每个缩减符号长度下的已知门限值。
[0012]进一步地，所述多个符号长度不同的缩减后同步头为所述已知同步头序列长度1/8的倍数或32、64的倍数。
[0013]进一步地，所述相关值序列的计算方法为：
[0014]r
i
(n)＝y(kT
S
)
·
x(n)，k＝i
·
T/(2T
s
)，i＝0，1，2，...
[0015]其中，x(n)表示所述已经同步头序列中的缩减后同步头序列元素，0≤n<n
S
L
N
，n
S
为1～N
S
之间的整数，L＝L
N
·
N
S
。
[0016]进一步地，所述相关值序列的计算中，选取当i>2(n
S
L
N
‑
1)时的所述相关值序列来计算所述似然函数值。
[0017]进一步地，
[0018]所述似然函数值的计算方法为：
[0019][0020]其中[
*
]表示共轭运算，其中y为所述相关值序列，x
s
为对应的缩减后同步头序列。
[0021]进一步地，对所述采样符号序列y执行频偏修正获取经过修正后的相关值序列。
[0022]进一步地，在确定捕获到帧同步的情况下，依据确定的帧同步位置确定下一步符号定时同步的搜索区间的起始位置。
[0023]本专利技术还公开了一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述方法的步骤。
[0024]本专利技术还公开了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述方法的步骤。
[0025]总体而言，通过本专利技术构思的以上技术方案与现有技术相比，能够取得下列有益效果：
[0026]采用缩减同步头的捕获方式来进行帧同步捕获，能够显著减少同步头的捕获时间和计算量，从而给后续的信号计算留下足够的处理时间，以放置信号丢帧；
[0027]并且采用先执行同步头缩减的方式获取仿真的门限值，在信号序列采样中采用滑动时间窗执行采样，并且跟多个缩减后的同步头执行相关值的计算，从而获取是否获得帧同步捕获的结论，有效减少帧同步捕获的计算长度，减少同步头的计算时间。
附图说明
[0028]图1为根据本专利技术一实施例提供的一种基于波形缩减同步头的帧同步捕获方法的流程示意图；
[0029]图2为根据本专利技术一实施例提供的通信信号帧同步阶段处理流程示意图。
具体实施方式
[0030]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要
彼此之间未构成冲突就可以相互组合。
[0031]如图1所示，为本专利技术一实施例提供的一种基于波形缩减同步头的帧同步捕获方法的流程示意图。
[0032]帧同步捕获方法包括如下步骤：
[0033]获取一采样符号序列，以滑动时间窗对接收端处理后的信号序列执行采样，采样符号序列的采样帧长度L为已知同步头长度；接收端处理后的信号序列周期为T
s
，采样符号序列的采样周期为T；
[0034]获取缩减后同步头相关序列，以已知同步头缩减至多个符号长度不同的缩减后同步头在时刻对采样符号序列进行捕获以选取相关值序列；具体为：在帧同步间隔为T/(2T
S
)下，在k＝i
·
T(2T
s
)时刻的采样符号序列与缩减后同步头序列执行共轭单点计算，其中i为非负整数；
[0035]获取量化后的似然函数值，以相关值序列及其对应的缩减后同步头序列求取量化后的似然函数值；
[0036]比较量化后的似然函数值与缩减后同步头的已知门限值；以比对结论判定是否在对应缩减后同步头的情况下捕获到帧同步。
[0037]具体来说，包括：...

【技术保护点】

【技术特征摘要】
1.一种基于波形缩减同步头的帧同步捕获方法，其特征在于，所述帧同步捕获方法包括如下步骤：获取一采样符号序列，以滑动时间窗对接收端处理后的信号序列执行采样，所述采样符号序列的采样帧长度L为已知同步头长度；所述接收端处理后的信号序列周期为T
s
，所述采样符号序列的采样周期为T；获取缩减后同步头相关序列，以已知同步头缩减至多个符号长度不同的缩减后同步头对所述采样符号序列进行捕获以选取所述相关值序列；具体为：在帧同步间隔为T(2T
S
)下，在k＝i
·
T(2T
s
)时刻的采样符号序列与所述缩减后同步头序列执行共轭单点计算，其中i为非负整数；获取量化后的似然函数值，以所述相关值序列及其对应的缩减后同步头序列求取量化后的似然函数值；比较所述量化后的似然函数值与所述缩减后同步头的已知门限值；以比对结论判定是否在对应所述缩减后同步头的情况下捕获到帧同步。2.根据权利要求1所述的基于波形缩减同步头的帧同步捕获方法，其特征在于，所述缩减后同步头的已知门限值，为在所述已知同步头及已知多个缩减符号长度下，经由随机信号仿真计算后获取的对应每个缩减符号长度下的已知门限值。3.根据权利要求1所述的基于波形缩减同步头的帧同步捕获方法，其特征在于，所述多个符号长度不同的缩减后同步头为所述已知同步头序列长度1/8的倍数或32、64的倍数。4.根据权利要求1所述的基于波形缩减同步头的帧同步捕获方法，其特征在于，所述相关值序列的计算方法为：r
i
(n)＝y(kT
S
)
·
x(n),k＝i
·
...

【专利技术属性】
技术研发人员：王纪东，李川，虞鑫，梁增毅，丁昊成，付睿，游行远，刘晓玲，
申请(专利权)人：武汉船舶通信研究所中国船舶重工集团公司第七二二研究所，
类型：发明
国别省市：