半导体装置及其制备方法制造方法及图纸

本发明专利技术涉及一种半导体装置及其制备方法，半导体装置包括驱动背板、键合层、显示像素区和多个互连层，驱动背板一侧间隔设置有多个电极触点，键合层设置于驱动背板设置有电极触点的一侧，键合层上与各电极触点相接触的部位均开设有通孔；显示像素区包括多个间隔设置于键合层背离驱动背板一侧的发光单元，多个发光单元的阳极均与键合层连接；互连层、发光单元、通孔为一一对应关系，互连层的一部分容置于通孔中，并与电极触点连接，互连层的另一部分设置于键合层朝向发光单元的一侧，并与发光单元的阴极连接。本发明专利技术的半导体装置一方面能减小制备时所需的刻蚀空间，有利于半导体装置进一步微缩化，也无需采用极高的对准精度，简化制备工艺。工艺。工艺。

【技术实现步骤摘要】
半导体装置及其制备方法


[0001]本专利技术涉及半导体
，特别是涉及一种半导体装置及其制备方法。

技术介绍

[0002]在传统半导体装置中，功能器件与用于控制功能器件的驱动电路一般分布在不同晶圆或基板上，目前一般是采用通过金属键合的方式将分布有功能器件的晶圆和分布有驱动电路的基板互联到一起进行集成，制备出半导体装置。但现有的半导体装置结构中，由于设置于基板上的驱动端金属垫与设置于晶圆上功能器件具备一一对应性，导致在制备过程中，需要预留较大的刻蚀空间才能完成键合金属与功能器件的一一的对应隔离刻蚀，或是制备时需要极高的对准精度方可制备出与多个功能器件一一对应的多个驱动端金属垫，这大大限制了半导体装置体积进一步微缩化。

技术实现思路

[0003]基于此，有必要针对现有的半导体装置制备工艺需要预留较大的刻蚀空间、键合对准精度高等缺点，带来的限制半导体装置进一步微缩化的技术问题，提供一种半导体装置及其制备方法。
[0004]一种半导体装置，所述半导体装置包括：
[0005]驱动背板，所述驱动背板一侧间隔设置有多个电极触点；
[0006]键合层，设置于所述驱动背板设置有所述电极触点的一侧，所述键合层上与各所述电极触点相接触的部位均开设有通孔；
[0007]显示像素区，包括多个间隔设置于所述键合层背离所述驱动背板一侧的发光单元，多个所述发光单元的阳极均与所述键合层连接；
[0008]多个互连层，所述互连层、所述发光单元、所述通孔为一一对应关系，所述互连层的一部分容置于所述通孔中，并与所述电极触点连接，所述互连层的另一部分设置于所述键合层朝向所述发光单元的一侧，并与所述发光单元的阴极连接。
[0009]在其中一个实施例中，所述键合层包括相互键合的第一键合层和第二键合层，所述第一键合层制备于所述驱动背板设置有所述电极触点的表面上，所述第二键合层与所述发光单元电气连接。
[0010]在其中一个实施例中，所述互连层与所述键合层之间设置有第一绝缘介质层。
[0011]在其中一个实施例中，所述发光单元和所述显示像素区内的所述键合层上设置有第二绝缘介质层。
[0012]在其中一个实施例中，所述键合层与各所述电极触点相接触部位设置有多个通孔，每个所述电极触点与多个所述发光单元的阴极电气连接。
[0013]在其中一个实施例中，所述显示像素区外围的所述驱动背板上设置有第一金属膜层，所述第一金属膜层与所述驱动背板上的电路组件电连接。
[0014]在其中一个实施例中，所述显示像素区外围的所述键合层上设置有第二金属膜
层，所述第二金属膜层与所述驱动背板上的电路组件电连接。
[0015]在其中一个实施例中，还提供一种半导体装置的制备方法，所述半导体装置的制备方法包括如下步骤：
[0016]在具有电极触点的驱动背板上制备第一键合层；
[0017]在具有化合物半导体的目标晶圆上制备第二键合层，所述第二键合层与所述化合物半导体电气连接；
[0018]将所述第一键合层与所述第二键合层键合形成键合层；
[0019]通过图形化处理所述化合物半导体制备出多个发光单元，以在驱动背板上形成显示像素区；
[0020]通过刻蚀工艺在所述键合层上形成暴露出所述电极触点的通孔；
[0021]在所述通孔处镀膜形成用于将所述发光单元的阴极与所述电极触点电气连接的互连层。
[0022]在其中一个实施例中，在所述通孔处镀膜形成用于将所述发光单元的阴极与所述电极触点电气连接的互连层之前还包括如下步骤：
[0023]沉积覆盖所述像素显示区的介电质绝缘层；
[0024]图形化处理所述介电质绝缘层，裸露出所述电极触点、所述发光单元的阴极以及位于所述显示像素区外围的所述键合层。
[0025]在其中一个实施例中，对位于所述显示像素区外围的所述驱动背板和所述键合层进行金属镀膜。
[0026]上述半导体装置中，通过在键合层与电极触点的接触部位开设通孔，以便在通孔处填充互连层，利用互连层将每个发光单元的阴极与驱动背板上的电极触点连接，即键合层整个膜层无需隔断；进而将组成显示像素区的多个发光单元的阳极均与键合层连接，以使显示像素区的多个发光单元共阳极，键合层整面导电，半导体装置可靠性更高。相比传统技术中的半导体装置，本专利技术的半导体装置的键合层无需被刻蚀隔断成多个与多个功能器件一一对应的多个驱动端金属垫，从而一方面能够减小制备过程中所需的刻蚀空间，有利于半导体装置进一步微缩化，同时也无需采用较高的对准精度制备键合层，简化制备工艺。
[0027]上述半导体装置的制备方法，一方面，只对化合物半导体进行图形化处理，将化合物半导体隔离形成多个独立的发光单元，但键合层未被隔断，从而使得与键合层连接的多个发光单元共阳极，即显示像素区共阳极；另一方面，仅需在键合层与电极触点的接触部位开设通孔，通过在通孔处镀设互连层将每个发光单元的阴极与对应的电极触点电气连接，因此键合层上用于与发光单元的阳极进行电气连接的膜层结构仍保持完整，键合层导电性更稳定，半导体装置可靠性更高。相比传统技术中的将键合层与器件层一起刻蚀，形成多个金属垫与多个功能器件一一对应的结构。本专利技术半导体装置的制备方法中，键合层是由第一键合层和第二键合层整面键合形成，键合对准精度要求低；键合层未与化合物半导体一起被完全隔断，在只有化合物半导体被图形化时，横向上所需要的刻蚀空间相对较小，进而在同样面积的驱动背板上制备出的发光单元个数更多，有利于半导体装置进一步微缩化。
附图说明
[0028]图1为本专利技术实施例提供的半导体装置的制备方法的简化的流程图；
[0029]图2为本专利技术实施例提供的第一键合层制备于驱动背板上的简化的截面示意图；
[0030]图3为本专利技术实施例提供的第二键合层制备于目标晶圆上的简化的截面示意图；
[0031]图4为本专利技术实施例提供的化合物半导体的简化的截面示意图；
[0032]图5为本专利技术实施例提供的第一键合层与第二键合层键合形成键合层后的简化的截面示意图；
[0033]图6为本专利技术实施例提供的半导体装置去除晶圆衬底后的局部截面示意图；
[0034]图7为本专利技术实施例提供的化合物半导体图形化制备成的显示像素区的局部截面示意图；
[0035]图8为本专利技术实施例提供的化合物半导体图形化制备成的显示像素区的局部俯视图；
[0036]图9为本专利技术实施例提供的发光单元和键合层刻蚀后的显示像素区的局部截面示意图；
[0037]图10为本专利技术实施例提供的发光单元和键合层刻蚀后的显示像素区的局部俯视图；
[0038]图11为本专利技术实施例提供的在显示像素区制备介电质绝缘层后的局部截面示意图；
[0039]图12为本专利技术实施例提供的介电质绝缘层图形化处理后的显示像素区的局部截面示意图；
[0040]图13为本专利技术实施例提供的介电质绝缘层图形化处理后的显示像素区的局部俯视图；...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，所述半导体装置包括：驱动背板(1)，所述驱动背板(1)一侧间隔设置有多个电极触点(11)；键合层(2)，设置于所述驱动背板(1)设置有所述电极触点(11)的一侧，所述键合层(2)上与各所述电极触点(11)相接触的部位均开设有通孔(201)；显示像素区(3)，包括多个间隔设置于所述键合层(2)背离所述驱动背板(1)一侧的发光单元(31)，多个所述发光单元(31)的阳极均与所述键合层(2)连接；多个互连层(4)，所述互连层(4)、所述发光单元(31)、所述通孔(201)为一一对应关系，所述互连层(4)的一部分容置于所述通孔(201)中，并与所述电极触点(11)连接，所述互连层(4)的另一部分设置于所述键合层(2)朝向所述发光单元(31)的一侧，并与所述发光单元(31)的阴极连接。2.根据权利要求1所述的半导体装置，其特征在于，所述键合层(2)包括相互键合的第一键合层(21)和第二键合层(22)，所述第一键合层(21)制备于所述驱动背板(1)设置有所述电极触点(11)的表面上，所述第二键合层(22)与所述发光单元(31)电气连接。3.根据权利要求1所述的半导体装置，其特征在于，所述互连层(4)与所述键合层(2)之间设置有第一绝缘介质层(51)。4.根据权利要求1所述的半导体装置，其特征在于，所述发光单元(31)和所述显示像素区(3)内的所述键合层(2)上设置有第二绝缘介质层(52)。5.根据权利要求1所述的半导体装置，其特征在于，所述键合层(2)与各所述电极触点(11)相接触部位设置有多个通孔(201)，每个所述电极触点(11)与多个所述发光单元(31)的阴极电气连接。6.根据权利要求1所述的半导体装置，其特征在于，所述显示像素区(3)...

【专利技术属性】
技术研发人员：潘安练，
申请(专利权)人：湖南大学，
类型：发明
国别省市：