芯片老化测试方法及芯片老化测试系统技术方案

本发明专利技术揭示了一种芯片老化测试方法及芯片老化测试系统，所述芯片老化测试方法包括：晶圆起测，向待测芯片至少一个输入引脚或输出引脚施加工作电压；在所述工作电压稳定施加后，间歇性向该输入引脚或输出引脚施加高电压，并根据所述待测芯片的当前工作状态，判断其是否通过老化测试。本发明专利技术提供的芯片老化测试方法，通过间歇施加高电压，不仅能够在保证芯片性能的前提下提高老化检测的速度，而且能够使芯片老化检测的过程天然的包含对芯片疲劳应力的检测，如此达到降低检测成本、提高效率的效果。率的效果。率的效果。

【技术实现步骤摘要】
芯片老化测试方法及芯片老化测试系统


[0001]本专利技术属于芯片检测领域，具体涉及一种芯片老化测试方法及芯片老化测试系统。

技术介绍

[0002]车轨的芯片对品质要求严格，其中老化是必须做的项目，从而有效降低初期失效率，做到流向市场的产品5ppm的要求。但是如果按照一版的流程在封装后并且FT(Final Test，最终测试)做完一遍后在进行老化，不仅老化的时间大大加长，而且老化的效率相当的低，从而大大增加老化的成本，还影响产品的出货速度。
[0003]现有的芯片老化测试方法均是在芯片封装后进行测试，不仅不能反映待测芯片的疲劳应力情况，并且测试效率低，容易影响封装后芯片本身功能，导致通过老化测试的芯片也无法投入正常使用。

技术实现思路

[0004]本专利技术的目的之一在于提供一种芯片老化测试方法，以解决现有技术中芯片封装后再进行老化测试，老化效率低、老化成本高且无法反映芯片疲劳应力情况的技术问题。
[0005]本专利技术的目的之一在于提供一种芯片老化测试系统。
[0006]为实现上述专利技术目的之一，本专利技术一实施方式提供一种芯片老化测试方法，包括：晶圆起测，向待测芯片至少一个输入引脚或输出引脚施加工作电压；在所述工作电压稳定施加后，间歇性向该输入引脚或输出引脚施加高电压，并根据所述待测芯片的当前工作状态，判断其是否通过老化测试。
[0007]作为本专利技术一实施方式的进一步改进，所述“晶圆起测，向待测芯片至少一个输入引脚或输出引脚施加工作电压”具体包括：保持所述待测芯片的接地引脚电压为零，向所述待测芯片的内部电压输出引脚施加第一工作电压；所述“间歇性向该输入引脚或输出引脚施加高电压”具体包括：保持所述待测芯片的接地引脚电压为零，间歇性向所述待测芯片的内部电压输出引脚施加第一测试高压；且/或，保持所述待测芯片的接地引脚电压为零，向所述待测芯片的供电电压输入引脚施加第一工作电压；所述“间歇性向该输入引脚或输出引脚施加高电压”具体包括：保持所述待测芯片的接地引脚电压为零，间歇性向所述待测芯片的供电电压输入引脚施加第一测试高压。
[0008]作为本专利技术一实施方式的进一步改进，所述第一工作电压为1.5V，所述第一测试高压为1.8V；在所述“间歇性向该输入引脚或输出引脚施加高电压”之后，所述方法具体包括：判断间歇性施加高电压的次数是否符合预设老化测试次数；其中，所述老化测试次数为5至15其中任一；若是，则停止间歇性施加高电压。
[0009]作为本专利技术一实施方式的进一步改进，所述“晶圆起测，向待测芯片至少一个输入引脚或输出引脚施加工作电压”具体包括：保持所述待测芯片的接地引脚电压为零，向所述待测芯片的外部输入引脚施加第二工作电压；所述“间歇性向该输入引脚或输出引脚施加
高电压”具体包括：保持所述待测芯片的接地引脚电压为零，间歇性向所述待测芯片的外部输入引脚施加第二测试高压。
[0010]作为本专利技术一实施方式的进一步改进，所述第二工作电压为5V，所述第二测试高压为6.5V；在所述“间歇性向该输入引脚或输出引脚施加高电压”之后，所述方法具体包括：判断间歇性施加高电压的次数是否符合预设老化测试次数；其中，所述老化测试次数为5至15其中任一；若是，则停止间歇性施加高电压。
[0011]作为本专利技术一实施方式的进一步改进，在所述“根据所述待测芯片的当前工作状态，判断其是否通过老化测试”之前，所述方法还包括：控制所述待测芯片内部的模拟电路工作于全速高功率状态；且/或，将所述待测芯片内部的Flash控制电路和/或数字电路配置为足以接收随机动作测试波形并对应输出测试响应波形；其中，所述测试响应波形用于判断所述待测芯片是否通过老化测试。
[0012]作为本专利技术一实施方式的进一步改进，所述模拟电路包括电源管理单元、带隙基准电路、模数转换器、数模转换器、程控增益放大器、比较器至少其中之一；所述“控制所述待测芯片内部的模拟电路工作于全速高功率状态”具体包括：控制所述待测芯片内锁相环工作于高时钟频率，以使所述模拟电路工作于全速高功率状态。
[0013]作为本专利技术一实施方式的进一步改进，所述“根据所述待测芯片的当前工作状态，判断其是否通过老化测试”具体包括：向所述待测芯片的扫描电路输入随机动作测试波形，控制所述扫描电路执行对待测芯片内部的Flash控制电路和/或数字电路的扫描；接收所述扫描电路输出的测试响应波形，判断所述测试响应波形与预期输出波形是否匹配；若是，则判定所述待测芯片通过老化测试。
[0014]为实现上述专利技术目的之一，本专利技术一实施方式提供一种芯片老化测试系统，包括：待测芯片；老化测试装置，用于向所述待测芯片至少一个输入引脚或输出引脚施加工作电压，以及在所述工作电压稳定施加后，间歇性向该输入引脚或输出引脚施加高电压，并根据所述待测芯片的当前工作状态，判断其是否通过老化测试。
[0015]作为本专利技术一实施方式的进一步改进，所述老化测试装置包括：测试针卡，包括至少两个测试探针，用于对所述待测芯片处至少两个输入引脚或输出引脚施加所述工作电压或所述高电压；测试机，用于向所述待测芯片输入随机动作测试波形，并接收所述待测芯片输出的测试响应波形，以判断所述待测芯片是否通过老化测试。
[0016]与现有技术相比，本专利技术提供的芯片老化测试方法通过间歇施加高电压，能够反映芯片的疲劳应力情况；此外，不仅能够再封装前实现待测芯片整体老化测试，大幅降低老化测试成本和生产效率，并且由于间接施加高压，能够使得待测芯片使用后同样能够投入正常的使用，提高了生产工序的成品率。
附图说明
[0017]图1是本专利技术一实施方式中芯片老化测试方法的步骤流程图。
[0018]图2是本专利技术第一实施方式中芯片老化测试方法的步骤流程图。
[0019]图3是本专利技术第二实施方式中芯片老化测试方法的步骤流程图。
[0020]图4是本专利技术第三实施方式中芯片老化测试方法的步骤流程图。
[0021]图5是本专利技术一实施方式中执行芯片老化测试方法时待测芯片引脚及内部结构的
动作状态示意图。
[0022]图6是本专利技术一实施方式中芯片老化测试系统的结构示意图。
[0023]图7是本专利技术一实施方式中待测芯片的结构示意图。
[0024]图8是本专利技术一实施方式中待测芯片与测试针卡的配合结构示意图。
具体实施方式
[0025]以下将结合附图所示的具体实施方式对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。
[0026]需要说明的是，术语“包括”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。此外，术语“第一”、“第二”、“第三”、“第四”、“第五”等仅用于描述目的，而不能理解为指示或暗示相对重要性。...

【技术保护点】

【技术特征摘要】
1.一种芯片老化测试方法，其特征在于，包括：晶圆起测，向待测芯片至少一个输入引脚或输出引脚施加工作电压；在所述工作电压稳定施加后，间歇性向该输入引脚或输出引脚施加高电压，并根据所述待测芯片的当前工作状态，判断其是否通过老化测试。2.根据权利要求1所述的芯片老化测试方法，其特征在于，所述“晶圆起测，向待测芯片至少一个输入引脚或输出引脚施加工作电压”具体包括：保持所述待测芯片的接地引脚电压为零，向所述待测芯片的内部电压输出引脚施加第一工作电压；所述“间歇性向该输入引脚或输出引脚施加高电压”具体包括：保持所述待测芯片的接地引脚电压为零，间歇性向所述待测芯片的内部电压输出引脚施加第一测试高压；且/或，保持所述待测芯片的接地引脚电压为零，向所述待测芯片的供电电压输入引脚施加第一工作电压；所述“间歇性向该输入引脚或输出引脚施加高电压”具体包括：保持所述待测芯片的接地引脚电压为零，间歇性向所述待测芯片的供电电压输入引脚施加第一测试高压。3.根据权利要求2所述的芯片老化测试方法，其特征在于，所述第一工作电压为1.5V，所述第一测试高压为1.8V；在所述“间歇性向该输入引脚或输出引脚施加高电压”之后，所述方法具体包括：判断间歇性施加高电压的次数是否符合预设老化测试次数；其中，所述老化测试次数为5至15其中任一；若是，则停止间歇性施加高电压。4.根据权利要求1所述的芯片老化测试方法，其特征在于，所述“晶圆起测，向待测芯片至少一个输入引脚或输出引脚施加工作电压”具体包括：保持所述待测芯片的接地引脚电压为零，向所述待测芯片的外部输入引脚施加第二工作电压；所述“间歇性向该输入引脚或输出引脚施加高电压”具体包括：保持所述待测芯片的接地引脚电压为零，间歇性向所述待测芯片的外部输入引脚施加第二测试高压。5.根据权利要求4所述的芯片老化测试方法，其特征在于，所述第二工作电压为5V，所述第二测试高压为6.5V；在所述“间歇性向该输入引脚或输出引脚施加高电压”之后，所述方法具体包括：判断间歇性施加高电压的次数是否符合预设...

【专利技术属性】
技术研发人员：岳海群，石国城，张季润，陈家敏，董厚希，王成，王荣华，杨维，
申请(专利权)人：芯弦半导体苏州有限公司，
类型：发明
国别省市：