基于SRAM的ECC校验方法及装置制造方法及图纸

本发明专利技术揭示了一种基于SRAM的ECC校验方法和装置，所述装置包括相互连接的SRAM、逻辑拼接电路和ECC编码器，所述方法包括：当ECC使能且从总线获取的待写入数据的位数为X位时，所述逻辑拼接电路从所述SRAM中读取数据，并从总线获取总线侧数据；所述逻辑拼接电路将所述读取的数据与所述总线侧数据拼接成32位待校验数据；所述ECC编码器对所述32位待校验数据进行校验，得到ECC校验码；X位待写入数据和所述ECC校验码被写入到所述SRAM的内存中。与现有技术相比，本发明专利技术提供的基于SRAM的ECC校验方法，不仅能够保证8位或16位数据单独写入时ECC校验码的准确性，同时还可以避免8位或16位数据单独写入时出现延时，大大提高写操作的效率。率。率。

【技术实现步骤摘要】
基于SRAM的ECC校验方法及装置


[0001]本专利技术涉及电子通信
，特别涉及一种基于SRAM的ECC校验方法及装置。

技术介绍

[0002]SRAM(Static Random
‑
Access Memory，静态随机存取存储器)支持Byte(8bits)、Half
‑
word(16bits)、Word(32bits)三种读写操作，可在系统时钟频率下进行读写操作。但是当SRAM支持ECC纠错功能、且ECC使能后，只能是32bits一起写入，不能8bits/16bits单独的写入，否则ECC校验会出错。
[0003]此时，当写入的数据为8/16位时，由于Bus总线剩余的数据位会保持原来的值，ECC校验的数据是8/16位待写入的数据加上Bus总线上原来的24/16位数据，而不是8/16位待写入的数据加上SRAM中对应的24/16位数据。这样得到的ECC校验码是错误的，并且在数据写入SRAM后会将原来正确的ECC校验码替换掉，导致下次读取数据的时候产生ECC校验错误。
[0004]因此，当SRAM进行ECC校验时，如何支持8bits/16bits单独的写入而ECC校验码不出错，是我们亟待解决的问题。

技术实现思路

[0005]本专利技术的目的之一在于提供一种基于SRAM的ECC校验方法，以解决现有技术中SRAM进行ECC校验时无法应对多种数据处理长度的技术问题。
[0006]本专利技术的目的之一在于同一种基于SRAM的ECC校验装置。r/>[0007]为实现上述专利技术目的之一，本专利技术一实施方式提供一种基于SRAM的ECC校验方法，所述SRAM外接逻辑拼接电路和ECC编码器，所述方法包括：当ECC使能且从总线获取的待写入数据的位数为X位时，所述逻辑拼接电路从所述SRAM中读取数据，并从总线获取总线侧数据，所述X为小于32的正整数；所述逻辑拼接电路将所述读取的数据与所述总线侧数据拼接成32位待校验数据；所述ECC编码器对所述32位待校验数据进行校验，得到ECC校验码；X位待写入数据和所述ECC校验码被写入到所述SRAM的内存中，所述X位待写入数据为所述总线侧数据的低X位。
[0008]作为本专利技术一实施方式的进一步改进，所述“逻辑拼接电路从所述SRAM中读取数据，并从总线获取总线侧数据”具体包括：在同一个时钟周期内，所述逻辑拼接电路从所述SRAM中读取数据，同时从总线获取总线侧数据。
[0009]作为本专利技术一实施方式的进一步改进，所述逻辑拼接电路到所述SRAM的输出信号包括读写使能CEN信号、读写标记WE信号和地址A信号，所述“逻辑拼接电路从所述SRAM中读取数”具体包括：所述逻辑拼接电路拉低所述CEN信号的电平，同时，将所述WE信号置为0，其中，所述CEN信号为低电平有效，所述WE信号为0表示对SRAM进行读操作；所述SRAM根据所述CEN信号、WE信号和地址A信号，到所述地址A处读取数据，并返回给所述逻辑拼接电路。
[0010]作为本专利技术一实施方式的进一步改进，所述“逻辑拼接电路将所述读取的数据与所述总线侧数据拼接成32位待校验数据”具体包括：所述读取的数据和所述总线侧数据都
为32位；所述逻辑拼接电路根据所述待写入数据位数X，将所述总线侧数据的低X位与所述读取的数据的高32
‑
X位进行拼接，得到32位待校验数据。
[0011]作为本专利技术一实施方式的进一步改进，所述X为8或者16。
[0012]为实现上述专利技术目的之一，本专利技术一实施方式提供一种基于SRAM的ECC校验装置，所述装置包括相互连接的逻辑拼接电路、ECC编码器和SRAM，其中：所述逻辑拼接电路的一侧与总线连接，用于从总线获取待写入数据的位数和总线侧数据；当ECC使能且从总线获取的待写入数据的位数为X位时，从所述SRAM中读取数据，将所述读取的数据与所述总线侧数据拼接成32位待校验数据，并将所述32位待校验数据发送给所述SRAM和所述ECC编码器，所述X为小于32的正整数；所述ECC编码器用于对所述32位待校验数据进行ECC校验，得到ECC校验码，并将所述ECC校验码发送给，所述SRAM；所述SRAM用于响应所述逻辑拼接电路和所述ECC编码器的读写请求，并将X位待写入数据和所述ECC校验码写入内存中，所述X位待写入数据为所述总线侧数据的低X位。
[0013]作为本专利技术一实施方式的进一步改进，所述逻辑拼接电路还用于：在同一个时钟周期内，从所述SRAM中读取数据，同时从总线获取总线侧数据。
[0014]作为本专利技术一实施方式的进一步改进，所述逻辑拼接电路到所述SRAM的输出信号包括读写使能CEN信号、读写标记WE信号和地址A信号；所述逻辑拼接电路还用于，当需要从所述SRAM中读取数据时，拉低所述CEN信号的电平，同时，将所述WE信号置为0，其中，所述CEN信号为低电平有效，所述WE信号为0表示对SRAM进行读操作；所述SRAM还用于根据所述CEN信号、WE信号和地址A信号，到所述地址A处读取数据，并返回给所述逻辑拼接电路。
[0015]作为本专利技术一实施方式的进一步改进，所述读取的数据和所述总线侧数据都为32位，所述逻辑拼接电路还用于：根据所述待写入数据位数X，将所述总线侧数据的低X位与所述读取的数据的高32
‑
X位进行拼接，得到32位待校验数据。
[0016]作为本专利技术一实施方式的进一步改进，所述SRAM的内存包括数据存储区和ECC存储区，所述X位待写入数据被存入所述数据存储区，所述ECC校验码被存入所述ECC存储区。
[0017]与现有技术相比，本专利技术的基于SRAM的ECC校验方法，不仅能够保证8位或16位数据单独写入时ECC校验码的准确性，同时还可以避免8位或16位数据单独写入时出现延时，大大提高写操作的效率。
附图说明
[0018]图1是本专利技术基于SRAM的ECC校验方法的流程示意图。
[0019]图2是本专利技术基于SRAM的ECC校验装置的结构示意图。
[0020]图3是本专利技术基于SRAM的ECC校验装置的一具体实施方式。
[0021]图4是向SRAM写入16位数据的时序图。
具体实施方式
[0022]以下将结合附图所示的具体实施方式对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。
[0023]为了避免ECC校验码出错，如图1所示，本专利技术提供一种基于SRAM的ECC校验方法，
能够使SRAM支持ECC校验的写入，所述SRAM外接逻辑拼接电路和ECC编码器，所述方法包括：
[0024]步骤S100：当ECC使能且从总线获取的待写入数据的位数为X位时，所述逻辑拼接电路从所述SRAM中读取数据，并从总线获取总线侧数据，所述X为小于32的正整数。
[0025]优选所述X为8或16。
[0026]在ECC使能的情况下，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于SRAM的ECC校验方法，其特征在于，所述SRAM外接逻辑拼接电路和ECC编码器，所述方法包括：当ECC使能且从总线获取的待写入数据的位数为X位时，所述逻辑拼接电路从所述SRAM中读取数据，并从总线获取总线侧数据，所述X为小于32的正整数；所述逻辑拼接电路将读取的数据与所述总线侧数据拼接成32位待校验数据；所述ECC编码器对所述32位待校验数据进行校验，得到ECC校验码；X位待写入数据和所述ECC校验码被写入到所述SRAM的内存中，所述X位待写入数据为所述总线侧数据的低X位。2.根据权利要求1所述的基于SRAM的ECC校验方法，其特征在于，所述“逻辑拼接电路从所述SRAM中读取数据，并从总线获取总线侧数据”具体包括：在同一个时钟周期内，所述逻辑拼接电路从所述SRAM中读取数据，同时从总线获取总线侧数据。3.根据权利要求1所述的基于SRAM的ECC校验方法，其特征在于，所述逻辑拼接电路到所述SRAM的输出信号包括读写使能CEN信号、读写标记WE信号和地址A信号，所述“逻辑拼接电路从所述SRAM中读取数”具体包括：所述逻辑拼接电路拉低所述CEN信号的电平，同时，将所述WE信号置为0，其中，所述CEN信号为低电平有效，所述WE信号为0表示对SRAM进行读操作；所述SRAM根据所述CEN信号、WE信号和地址A信号，到所述地址A处读取数据，并返回给所述逻辑拼接电路。4.根据权利要求1所述的基于SRAM的ECC校验方法，其特征在于，所述“逻辑拼接电路将所述读取的数据与所述总线侧数据拼接成32位待校验数据”具体包括：所述读取的数据和所述总线侧数据都为32位；所述逻辑拼接电路根据所述待写入数据位数X，将所述总线侧数据的低X位与所述读取的数据的高32
‑
X位进行拼接，得到32位待校验数据。5.根据权利要求1所述的基于SRAM的ECC校验方法，其特征在于：所述X为8或者16。6.一种基于SRAM的ECC校验装置，其特征在于，所述装置包括相互连接的逻辑拼接电路、ECC...

【专利技术属性】
技术研发人员：陈家敏，石国城，杨维，王荣华，王成，张季润，岳海群，董厚希，
申请(专利权)人：芯弦半导体苏州有限公司，
类型：发明
国别省市：