一种芯片测试方法及系统技术方案

本发明专利技术揭示了一种芯片测试方法及系统，其中芯片测试方法包括：接收测试模式选择信号，判断所述模式选择信号是否指示待测芯片进入在线测试模式；若是，则保持所述待测芯片中的中央处理器和IP硬核通信断开，直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试。本发明专利技术提供的芯片测试方法，无需启动中央处理器，故不需要提前对测试程序进行烧录，能够优化芯片的测试过程，降低测试成本和周期。期。期。

【技术实现步骤摘要】
一种芯片测试方法及系统


[0001]本专利技术涉及集成电路测试
，尤其涉及一种芯片测试方法及系统。

技术介绍

[0002]随着半导体技术的发展，单一芯片上的集成度不断提高，SoC(System on Chip，片上系统)的技术得到了极大地发展。其中，SIP(Silicon Intellectual Property，硅智产)是指芯片行业内一种事先定义、经验证可以重复使用的、能完成特定功能的模块。随着芯片复杂度和集成度的提升，处理器、存储器、I/O端口以及模拟电路都集成在一个硅片上，如此，组成一个完整的SoC。当然，IP核不局限于SIP。
[0003]SIP可以被具体分为：IP软核(Soft IP)，一种使用RTL(寄存器传送级别，Register Transfer Level)或者更高级别进行描述的SIP；IP硬核(Hard IP)，一种具有固定的层结构，并且针对特定过程中的特定应用进行了定制的优化过的IP核；IP固核(Firm IP)，一种已经做了描述但是提供了参数供设计人员进行应用定制的IP核。
[0004]现有技术在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试方法，其特征在于，所述方法包括：接收测试模式选择信号，判断所述测试模式选择信号是否指示待测芯片进入在线测试模式；若是，则保持所述待测芯片中的中央处理器和IP硬核通信断开，直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试。2.根据权利要求1所述的芯片测试方法，其特征在于，所述“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”具体包括：直接根据片上寄存器中的外部测试指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试。3.根据权利要求2所述的芯片测试方法，其特征在于，所述待测芯片包括编程测试模块，所述编程测试模块包括设置有所述片上寄存器的配置单元以及串行外设接口；在所述“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”之前，所述芯片测试方法还包括：通过所述串行外设接口接收来自测试机的所述测试指令，并在所述测试指令符合预设条件时，将其存入所述片上寄存器。4.根据权利要求3所述的芯片测试方法，其特征在于，所述测试指令包括状态指令和/或写操作指令，所述“通过所述串行外设接口接收来自测试机的所述测试指令，并将所述测试指令存入所述片上寄存器”具体包括：在所述串行外设接口接收到所述测试指令时，控制所述编程测试模块输出低电平的应答信号，解析判断所述状态指令是否指示所述片上寄存器解锁；若是，则控制所述编程测试模块输出高电平的应答信号，开始接收所述写操作指令并存储；其中，所述写操作指令包括地址信息高字节、地址信息低字节、测试数据高字节和测试数据低字节；所述“直接根据片上寄存器中的外部测试指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试”具体包括：直接根据所述片上寄存器中的写操作指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试。5.根据权利要求4所述的芯片测试方法，其特征在于，所述测试指令作为所述编程测试模块的输入数据信号，其数据位中心与时钟信号的上升沿对齐；所述应答信号作为所述编程测试模块的输出数据信号，其数据位中心与所述时钟信号的下降沿对齐；其中，所述时钟信号至少用于指导所述编程测试模块与所述测...

【专利技术属性】
技术研发人员：张季润，石国城，陈家敏，岳海群，董厚希，王成，王荣华，杨维，
申请(专利权)人：芯弦半导体苏州有限公司，
类型：发明
国别省市：