等离子体诱导损伤测试结构及测试方法技术

本申请实施例涉及一种等离子体诱导损伤测试结构及等离子体诱导损伤测试方法；其中，测试结构包括：形成在同一衬底上的多个待测试元件；与多个待测试元件分别对应连接的多个天线结构；其中，多个天线结构分别位于不同的布线层；每相邻两天线结构之间通过层间介质层绝缘隔离；在垂直于衬底平面的方向上，多个天线结构之间至少部分重叠；如此，减小了天线结构整体在衬底上的占用面积。整体在衬底上的占用面积。整体在衬底上的占用面积。

【技术实现步骤摘要】
等离子体诱导损伤测试结构及测试方法


[0001]本申请涉及半导体
，特别是涉及一种等离子体诱导损伤测试结构及等离子体诱导损伤测试方法。

技术介绍

[0002]在集成电路的制造过程中，通常需大量使用等离子体相关工艺，如等离子体增强化学气相沉积、等离子体刻蚀等。这些等离子体工艺中会产生游离电荷，器件在制造过程中裸露的导体表面就会收集游离电荷，如果积累了电荷的导体直接连接到器件的栅极上，就会在栅介质层形成栅极漏电流，影响半导体器件的开启电流；当积累的电荷超过一定数量时，这种栅极漏电流会损伤栅介质层，使电路失效，从而使器件甚至整个芯片的可靠性和寿命严重的降低。通常将这种情况称为等离子体诱导损伤(Plasma Induced Damage，PID)，又称为天线效应(Process Antenna Effect，PAE)。
[0003]一般情况下，芯片发生天线效应的机率由“天线比”(Antenna Ratio，AR)来衡量。天线比等于天线结构的面积(或者周长)与所相连的栅介质层的面积(或者周长)的比率。天线结构即构成所谓“天线”的导体。天线效本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种等离子体诱导损伤测试结构，其特征在于，包括：形成在同一衬底上的多个待测试元件；与多个所述待测试元件分别对应连接的多个天线结构；其中，多个所述天线结构分别位于不同的布线层；每相邻两所述天线结构之间通过层间介质层绝缘隔离；在垂直于衬底平面的方向上，多个所述天线结构之间至少部分重叠。2.根据权利要求1所述的等离子体诱导损伤测试结构，其特征在于，多个所述天线结构的面积均相等；在垂直于衬底平面的方向上，多个所述天线结构完全重叠；或者，多个所述天线结构中至少部分天线结构的面积不相等；在垂直于衬底平面的方向上，多个所述天线结构中具有最大面积的天线结构的投影覆盖其他天线结构的投影。3.根据权利要求1所述的等离子体诱导损伤测试结构，其特征在于，多个所述待测试元件沿第一方向依次排列；多个所述天线结构在所述第一方向上占据的长度不小于多个所述待测试元件沿所述第一方向上排列的长度。4.根据权利要求3所述的等离子体诱导损伤测试结构，其特征在于，还包括：沿所述第一方向上排列在多个所述待测试元件周围的多个焊盘；多个所述天线结构在所述第一方向上占据的长度等...

【专利技术属性】
技术研发人员：常小东，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：