具有JBS晶胞结构的碳化硅半导体器件制造技术

本发明专利技术提供一种具有JBS晶胞结构的碳化硅半导体器件，其包括阴极层、N+衬底层、N

【技术实现步骤摘要】
具有JBS晶胞结构的碳化硅半导体器件


[0001]本专利技术涉及碳化硅半导体器件领域，特别涉及一种具有JBS晶胞结构的碳化硅半导体器件。

技术介绍

[0002]常见的4H
‑
SiC功率二极管主要包括肖特基势垒二极管（SBD，Schottky Barrier Diode）、PiN结二极管（PiN）以及结型势垒肖特基二极管（JBS，Junction Barrier Schottkydiode）。其中JBS二极管由SBD二极管和PiN二极管改进而来。
[0003]JBS二极管兼具SBD二极管良好的开关特性以及PiN二极管的高耐压特性。当JBS二极管正偏时，肖特基结势垒由于低于PN结势垒而率先导通（P+区域不导通），电流通过肖特基势垒下的导电沟道流动，此时JBS二极管器件的工作原理与SBD二极管类似。
[0004]当JBS二极管反偏时，与JFET（结型场效应晶体管，Junction Field
‑
Effect Transistor）的工作原理相似，PN结形成的耗尽层随着反偏电压的增加逐渐向P+区两侧扩展直至重叠，导致相邻P+区之间的导电沟道被夹断。耗尽层将肖特基界面包裹在内，使其不会受到高电场的影响，肖特基势垒降低效应得到有效抑制，JBS二极管的反向漏电流显著降低。
[0005]请参照图1和图2，图1为现有的具有JBS晶胞结构的碳化硅半导体器件的垂直结构示意图，碳化硅半导体器件包括从下到上依次设置的阴极层、N+衬底层、N
‑
外延层、P掺杂层以及阳极层。其中P掺杂层包括多个P+元胞。
[0006]现有的P+元胞一般会采用较为紧密的方式进行排列，这样可以较好的保证JBS二极管反偏时，PN结形成的P+元胞21周边的耗尽层区域22可以将相邻P+元胞21之间的N
‑
外延层的肖特基区域23完全覆盖，如图2所示，图2为图1的A
‑
A处的剖视图。
[0007]但是如图1所示，虽然在碳化硅半导体器件的P掺杂层的水平方向（X方向）上，耗尽层区域22将肖特基区域23完全覆盖，但是P掺杂层的垂直方向（Y方向）上耗尽层区域22的厚度并不是一致的，这样导致JBS二极管反偏，P掺杂层之间的反偏势垒并不稳定，进而导致该碳化硅半导体器件的反向击穿电压波动较大。
[0008]故需要提供一种具有JBS晶胞结构的碳化硅半导体器件来解决上述技术问题。

技术实现思路

[0009]本专利技术提供一种反向击穿电压波动较小的具有JBS晶胞结构的碳化硅半导体器件，以解决现有的具有JBS晶胞结构的碳化硅半导体器件的P掺杂层之间的反偏势垒不稳定，进而导致该碳化硅半导体器件的反向击穿电压波动较大的技术问题。
[0010]本专利技术提供一种具有JBS晶胞结构的碳化硅半导体器件，其包括：阴极层；N+衬底层，设置在所述阴极层上；N
‑
外延层，设置在所述N+衬底层上；
P掺杂层，设置在所述N
‑
外延层的顶部，其包括多个P+元胞；阳极层，设置在所述P掺杂层和所述N
‑
外延层上；其中所述P+元胞包括具有底部凹槽的元胞本体部。
[0011]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述P+元胞还包括设置所述底部凹槽内的元胞填充部；所述元胞填充部的掺杂浓度小于所述元胞本体部的掺杂浓度。
[0012]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述元胞本体部从内到外依次设置有第一元胞本体以及第二元胞本体；所述第二元胞本体的掺杂浓度大于所述第一元胞本体的掺杂浓度。
[0013]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述第二元胞本体的设置深度大于所述第一元胞本体的设置深度，以便通过所述第一元胞本体和所述第二元胞本体的深度差异构成所述元胞本体部的底部凹槽。
[0014]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述元胞本体部从内到位依次设置有第一元胞本体、第二元胞本体以及第三元胞本体，所述第三元胞本体的掺杂浓度大于所述第二元胞本体的掺杂浓度；所述第二元胞本体的掺杂浓度大于所述第一元胞本体的掺杂浓度。
[0015]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述第三元胞本体的设置深度大于所述第一元胞本体的设置深度，所述第一元胞本体的设置深度等于所述第二元胞本体的设置深度，以便通过所述第二元胞本体和所述第三元胞本体的深度差异构成所述元胞本体部的底部凹槽。
[0016]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述第二元胞本体的设置深度等于所述第三元胞本体的设置深度，所述第二元胞本体的设置深度大于所述第一元胞本体的设置深度，以便通过所述第一元胞本体和所述第二元胞本体的深度差异构成所述元胞本体部的底部凹槽。
[0017]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述第一元胞本体的掺杂浓度等于所述元胞填充部的掺杂浓度。
[0018]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述第二元胞本体的掺杂浓度等于所述元胞填充部的掺杂浓度。
[0019]在本专利技术所述的具有JBS晶胞结构的碳化硅半导体器件中，所述P+元胞的元胞直径为3
‑
5微米，所述底部凹槽的直径为0.5
‑
2.5微米。
[0020]本专利技术相较于现有技术，其有益效果为：本专利技术提供一种具有JBS晶胞结构的碳化硅半导体器件，其通过在元胞本体部的底部设置一凹槽结构，以降低该碳化硅半导体器件的P掺杂层之间的反偏势垒的不稳定性，进而减缓该碳化硅半导体器件的反向击穿电压的波动；有效解决了现有的具有JBS晶胞结构的碳化硅半导体器件的P掺杂层之间的反偏势垒不稳定，进而导致该碳化硅半导体器件的反向击穿电压波动较大的技术问题。
附图说明
[0021]图1为现有的具有JBS晶胞结构的碳化硅半导体器件的垂直结构示意图。
[0022]图2为图1的A
‑
A处的剖视图。
[0023]图3为本专利技术的具有JBS晶胞结构的碳化硅半导体器件的第一实施例的结构示意图。
[0024]图4为本专利技术的具有JBS晶胞结构的碳化硅半导体器件的第二实施例的结构示意图。
[0025]图5为本专利技术的具有JBS晶胞结构的碳化硅半导体器件的第三实施例的结构示意图。
[0026]图6为本专利技术的具有JBS晶胞结构的碳化硅半导体器件的第四实施例的结构示意图。
[0027]图7为本专利技术的具有JBS晶胞结构的碳化硅半导体器件的第五实施例的结构示意图。
[0028]图8为本专利技术的具有JBS晶胞结构的碳化硅半导体器件的第六实施例的结构示意图。
[0029]图9为本专利技术的具有JBS晶胞结构的碳化硅半导体器件的第七实施例的结构示意图。
[0030]图10为本专利技术的具有JBS晶胞结构的碳化硅半导体器件的第八实施例的结构示意图。
具体实施方式...

【技术保护点】

【技术特征摘要】
1.一种具有JBS晶胞结构的碳化硅半导体器件，其特征在于，包括：阴极层；N+衬底层，设置在所述阴极层上；N
‑
外延层，设置在所述N+衬底层上；P掺杂层，设置在所述N
‑
外延层的顶部，其包括多个P+元胞；阳极层，设置在所述P掺杂层和所述N
‑
外延层上；其中所述P+元胞包括具有底部凹槽的元胞本体部。2.根据权利要求1所述的具有JBS晶胞结构的碳化硅半导体器件，其特征在于，所述P+元胞还包括设置所述底部凹槽内的元胞填充部；所述元胞填充部的掺杂浓度小于所述元胞本体部的掺杂浓度。3.根据权利要求2所述的具有JBS晶胞结构的碳化硅半导体器件，其特征在于，所述元胞本体部从内到外依次设置有第一元胞本体以及第二元胞本体；所述第二元胞本体的掺杂浓度大于所述第一元胞本体的掺杂浓度。4.根据权利要求3所述的具有JBS晶胞结构的碳化硅半导体器件，其特征在于，所述第二元胞本体的设置深度大于所述第一元胞本体的设置深度，以便通过所述第一元胞本体和所述第二元胞本体的深度差异构成所述元胞本体部的底部凹槽。5.根据权利要求2所述的具有JBS晶胞结构的碳化硅半导体器件，其特征在于，所述元胞本体部从内到位依次设置有第一元胞本体、第二元胞本体以及第三元胞本体，所述第三元胞本体的掺...

【专利技术属性】
技术研发人员：斯海国，李翔，卓俊伟，
申请(专利权)人：深圳腾睿微电子科技有限公司，
类型：发明
国别省市：