一种SiC超结器件制造技术

本发明专利技术提供一种SiC超结器件，包括：N型衬底、N柱区、P柱区、源电极、栅极沟槽氧化物、超结沟槽结构、超结沟槽氧化物、多晶硅栅、P

【技术实现步骤摘要】
一种SiC超结器件


[0001]本专利技术属于功率半导体器件
，具体是一种SiC超结器件。

技术介绍

[0002]作为第三代宽禁带半导体材料的代表之一，碳化硅(Silicon Carbide)材料具有比硅材料更宽的禁带宽度(3倍)，更高的临界电场(10倍)、更高的载流子饱和漂移速度(2倍)、更高的热导率(2.5倍)等优点，是制备高压电力电子器件绝佳的材料，在大功率、高温、高压及抗辐照电力电子领域有广阔的应用前景。SiC功率器件凭借其更低的开关损耗，更高的频率特性，更低的导通电阻以及优良的高温特性使碳化硅功率器件成为新一代极具竞争力的低损耗功率器件。碳化硅器件虽然有很多优点，但也存在诸多问题。
[0003]尽管业界为突破半导体材料的击穿电压(BV)与导通电阻(R
ON
)之间的一维极限关系提出了超结结构，且超结结构在Si基器件中得到了广泛应用，但由于SiC材料极其稳定的化学和物理特性，常规的离子注入工艺或深槽刻蚀填充工艺难以形成理想深度的超结N/P柱，即难以形成高深宽比的超结N/P柱结构，因此难于以实现理想的BV
‑
R
ON
折衷。
[0004]有鉴于此，本专利技术设计了一种SiC超结器件，可以实现高深宽比的超结N/P柱结构。

技术实现思路

[0005]本专利技术的目的是提出一种SiC超结器件，通过在超结沟槽结构的内部进行离子注入形成P柱区，解决了由于SiC材料极其稳定的化学和物理特性导致常规的离子注入工艺或深槽刻蚀填充工艺，难以形成理想深度的超结N/P柱，难以获得高深宽比的超结N/P柱结构，难于以实现理想的BV
‑
R
ON
折衷的问题。其中P柱区的宽度和掺杂浓度可通过调整离子注入的能量、角度以及剂量下进行优化调整。
[0006]为实现上述专利技术目的，本专利技术提供的第一种SiC超结器件为：
[0007]一种SiC超结器件，包括：N型衬底10，位于N型衬底10上方的N柱区9，位于N柱区9两侧的P柱区7，所述P柱区7通过在超结沟槽结构8的内部进行离子注入形成；位于P柱区7上方的超结沟槽结构8，位于超结沟槽结构8内部的超结沟槽氧化物12，超结沟槽氧化物12上方的源电极1，位于N柱区9上方相邻P柱区7之间的栅极沟槽氧化物6，位于栅极沟槽氧化物6内部的多晶硅栅2，位于N柱区9上方栅极沟槽氧化物6和超结沟槽结构8之间的P
‑
body区3，位于P
‑
body区3上方且与源电极1形成欧姆接触的P+接触区4和N+接触区5，位于N型衬底10下方且与N型衬底10形成欧姆接触的漏电极11。
[0008]作为优选方式，所述P柱区7上方设置了电势屏蔽区13，所述电势屏蔽区13通过在超结沟槽结构8的内部进行离子注入形成，所述电势屏蔽区13在P柱区7上方、超结沟槽结构8下方；所述电势屏蔽区13、P柱区7和超结沟槽结构8在同一道掩模版下完成；所述电势屏蔽区13的宽度比P柱区7的宽度更宽。
[0009]作为优选方式，所述P柱区7的注入深度小于N柱区9的深度，形成半超结结构。
[0010]为实现上述专利技术目的，本专利技术还提供第二种SiC超结器件，包括：N型衬底10，位于N
型衬底10上方的N柱区9、位于N柱区9两侧的P柱区7，所述P柱区7通过在超结沟槽结构8的内部进行离子注入形成；位于P柱区7上方的超结沟槽结构8，以及超结沟槽结构8上方的源电极1，位于N柱区9上方相邻P柱区7之间的栅极沟槽氧化物6，位于栅极沟槽氧化物6内部的多晶硅栅2，位于N柱区9上方栅极沟槽氧化物6和超结沟槽结构8之间的P
‑
body区3，位于P
‑
body区3上方且与源电极1形成欧姆接触的P+接触区4和N+接触区5，位于N型衬底10下方且与N型衬底10形成欧姆接触的漏电极11；所述源电极1与P
‑
body区3、P柱区7直接接触并形成欧姆接触。
[0011]作为优选方式，在所述P柱区7的上方、P
‑
body区3的下方、源电极1的侧面，通过离子注入形成肖特基接触区14，所述肖特基接触区14与源电极1形成肖特基接触。
[0012]为实现上述专利技术目的，本专利技术还提供第三种SiC超结器件，包括：N型衬底10，位于N型衬底10上方的N柱区9、位于N柱区9两侧的P柱区7，所述P柱区7通过在超结沟槽结构8的内部进行离子注入形成；位于P柱区7上方的超结沟槽结构8，位于超结沟槽结构8内部的超结沟槽氧化物12，以及超结沟槽结构8上方的源电极1，位于N柱区9上方相邻P柱区7之间的栅极沟槽氧化物6，位于栅极沟槽氧化物6内部的多晶硅栅2，位于N柱区9上方栅极沟槽氧化物6和超结沟槽结构8之间的P
‑
body区3，位于P
‑
body区3上方且与源电极1形成欧姆接触的P+接触区4和N+接触区5，位于N型衬底10下方且与N型衬底10形成欧姆接触的漏电极11；所述源电极1与P
‑
body区3、P柱区7直接接触并形成欧姆接触。
[0013]所述P柱区7不通过与P
‑
body区3相连实现接地，而是将所述超结沟槽结构8底部的超结沟槽氧化层12刻蚀去除，P柱区7内设置第二P+接触区15，所述第二P+接触区(15)处于P柱区7内部上方、源金属1下方，且与源金属1形成欧姆接触，P柱区7通过第二P+接触区15和源极金属1实现电学连接并接地。
[0014]作为优选方式，所述P柱区7内设置第二N+接触区16，所述第二N+接触区16在第二P+接触区15侧面，第二N+接触区16上方设置沟道二极管17。
[0015]作为优选方式，所述P柱区7可与超结沟槽结构8在同一道掩模版下完成。
[0016]作为优选方式，所述栅极沟槽氧化物6和超结沟槽氧化物12为SiO2。
[0017]作为优选方式，所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
[0018]所述器件材料为SiC材料，也可为其他半导体材料。
[0019]所述器件多晶硅端为栅极，N+衬底端为漏极，N+接触区和P+接触区为源极。
[0020]本专利技术的有益效果为：
[0021]通过沟槽刻蚀与离子注入相结合的方式，解决了由于SiC材料极其稳定的化学和物理特性导致常规的离子注入工艺或深槽刻蚀填充工艺难以形成理想深度的超结N/P柱，即难以获得高深宽比的超结N/P柱结构，因此难以实现理想击穿电压
‑
导通电阻折衷的问题。
附图说明
[0022]图1是本专利技术实施例1的器件结构示意图；
[0023]图2是本专利技术实施例2的器件结构示意图；
[0024]图3是本专利技术实施例3的器件结构示意图；
[0025]图4是本专利技术实施例4的器件结构示意图；
[0026]图5是本专利技术实施例5的器件结构示意图；
[0027]图6是本专利技术实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SiC超结器件，其特征在于包括：N型衬底(10)，位于N型衬底(10)上方的N柱区(9)，位于N柱区(9)两侧的P柱区(7)，所述P柱区(7)通过在超结沟槽结构(8)的内部进行离子注入形成；位于P柱区(7)上方的超结沟槽结构(8)，位于超结沟槽结构(8)内部的超结沟槽氧化物(12)，超结沟槽氧化物(12)上方的源电极(1)，位于N柱区(9)上方相邻P柱区(7)之间的栅极沟槽氧化物(6)，位于栅极沟槽氧化物(6)内部的多晶硅栅(2)，位于N柱区(9)上方栅极沟槽氧化物(6)和超结沟槽结构(8)之间的P
‑
body区(3)，位于P
‑
body区(3)上方且与源电极(1)形成欧姆接触的P+接触区(4)和N+接触区(5)，位于N型衬底(10)下方且与N型衬底(10)形成欧姆接触的漏电极(11)。2.根据权利要求1所述的一种SiC超结器件，其特征在于：所述P柱区(7)上方设置了电势屏蔽区(13)，所述电势屏蔽区(13)通过在超结沟槽结构(8)的内部进行离子注入形成，所述电势屏蔽区(13)在P柱区(7)上方、超结沟槽结构(8)下方；所述电势屏蔽区(13)、P柱区(7)和超结沟槽结构(8)在同一道掩模版下完成；所述电势屏蔽区(13)的宽度比P柱区(7)的宽度更宽。3.根据权利要求1所述的一种SiC超结器件，其特征在于：所述P柱区(7)的注入深度小于N柱区(9)的深度，形成半超结结构。4.一种SiC超结器件，其特征在于：包括：N型衬底(10)，位于N型衬底(10)上方的N柱区(9)、位于N柱区(9)两侧的P柱区(7)，所述P柱区(7)通过在超结沟槽结构(8)的内部进行离子注入形成；位于P柱区(7)上方的超结沟槽结构(8)，以及超结沟槽结构(8)上方的源电极(1)，位于N柱区(9)上方相邻P柱区(7)之间的栅极沟槽氧化物(6)，位于栅极沟槽氧化物(6)内部的多晶硅栅(2)，位于N柱区(9)上方栅极沟槽氧化物(6)和超结沟槽结构(8)之间的P
‑
body区(3)，位于P
‑
body区(3)上方且与源电极(1)形成欧姆接触的P+接触区(4)和N+接触区(5)，位于N型衬底(10)下方且与N型衬底(10)形成欧姆接触的漏电极(11)；所述源电极(1)与P
‑
body区(3)、P柱区(7)直接接触并形成欧姆接触。5.根据权利要求4所述的一种SiC超结器件，其特...

【专利技术属性】
技术研发人员：邓小川，吴阳阳，李凌峰，李轩，赵汉青，徐文轩，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：