一种高压摆率运放连接电路及方法技术

一种高压摆率运放连接电路，其特征在于：所述运放的输出管和比较管的源极上接入电阻；所述电阻用于提高所述运放的偏置管源漏电流，以使得所述运放的偏置管源漏电流对所述运放输出管的栅源寄生电容的充放电速度提高。本发明专利技术方法简单、增加元件少，能够与拉灌电路配合使用，从而全程提高运放的压摆率。从而全程提高运放的压摆率。从而全程提高运放的压摆率。

【技术实现步骤摘要】
一种高压摆率运放连接电路及方法


[0001]本专利技术涉及集成电路领域，更具体地，涉及一种高压摆率运放连接电路及方法。

技术介绍

[0002]目前，运算放大器由于具有较高的放大倍数而被广泛的应用于各种集成电路中。运算放大器的压摆率(Slew Rate Limited，简称SR)是指输入为阶跃信号时，放大器闭环的输出电压随着时间变化的速度的平均值。一般来说，运放的工作电流的大小是高速运放的重要指标。
[0003]现有技术中，为了提高运放的压摆率，经常采用拉灌电流的方式实现对于运放输出管栅极电压的快速控制。然而，这种方式会受到拉灌过程中，运放失调电压的影响。用于产生拉灌电流的比较器的输入端分别接收运放的正相输入端电压和负反馈方式连接的运放的输出电压，因此当运放的失调电压过高时，会导致比较器无法准确判断运放内部偏置单元的偏置情况，而使得比较器的拉灌作用不能及时生效，运放的压摆率仍然难以提高。
[0004]针对这种问题，本专利技术中提供了一种新的高压摆率运放连接电路。

技术实现思路

[0005]为解决现有技术中存在的不足本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压摆率运放连接电路，其特征在于：所述运放的输出管和比较管的源极上接入电阻；所述电阻用于提高所述运放的偏置管源漏电流，以使得所述运放的偏置管源漏电流对所述运放输出管的栅源寄生电容的充放电速度提高。2.根据权利要求1中所述的一种高压摆率运放连接电路，其特征在于：所述电路包括所述运放、第一电阻R1和第二电阻R2；其中，所述运放为AB类功率放大器，其偏置PMOS管Mp1的源极、输出PMOS管Mp4的栅极接入第一比较单元，其偏置NMOS管Mn1的源极、输出NMOS管Mn4的栅极接入第二比较单元；所述第一电阻，一端接入所述运放的输出PMOS管Mp4的源极、比较管Mp2的源极，另一接入电源电压；所述第二电阻，一端接入所述运放的输出NMOS管Mn4的源极、比较管Mn3的源极，另一端接地。3.根据权利要求2中所述的一种高压摆率运放连接电路，其特征在于：所述运放的偏置部分包括偏置管Mp1与Mn1，输出管Mp4与Mn4，所述偏置管的比较管Mp3与Mn2，所述输出管的比较管Mp2与Mn3，电流源Ip1与Ip2；其中，所述偏置管Mp1的源极与所述偏置管Mn1的漏极连接并通过所述运放差分放大部分的PMOS管接入电源电压，所述偏置管Mp1的漏极与所述偏置管Mn1的源极连接并通过所述运放差分放大部分的NMOS管接地；所述偏置管Mp1的源极与所述偏置管Mn1的漏极接入至所述输出管Mp4的栅极，所述偏置管Mp1的漏极与所述偏置管Mn1的源极连接导所述输出管Mn4的栅极；且所述输出管Mp4的源极经过第一电阻R1接电源电压，所述输出管Mn4的源极经过第二电阻R2接地，所述输出管Mp4的漏极与所述输出管Mn4的漏极连接作...

【专利技术属性】
技术研发人员：林宇，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：