偏置电路、功率放大器及电子设备制造技术

本公开提供了偏置电路、功率放大器及电子设备，偏置电路至少包括：第一晶体管、电流镜电路；所述电流镜电路具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管的第一端相连接，所述第二输出端用于连接放大电路中第二晶体管的第一端；以使所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例；所述第一晶体管的第二端接地，所述第一晶体管的第三端与第一电源相连接。如此，第一预定比例关系可以使得第一晶体管的第一电流以及第二晶体管的第二电流与电流镜电路相关，而不受晶体管放大倍数β的影响；而温度的变化对于晶体管放大倍数β影响较大，故可以使得第二晶体管的第二电流不受温度的影响。二晶体管的第二电流不受温度的影响。二晶体管的第二电流不受温度的影响。

【技术实现步骤摘要】
偏置电路、功率放大器及电子设备


[0001]本公开涉及电子
，涉及一种偏置电路、功率放大器及电子设备。

技术介绍

[0002]功率放大器(Power Amplifier，PA)是无线通信链路中的关键单元之一，其作用是将携带有用信息的调制信号放大至一定的功率并通过天线辐射出去。
[0003]现有的功率放大器中的功率放大管容易受到温度或制造工艺的波动的影响。其中，温度升高容易让器件老化并导致功率放大管的特性发生较大改变，例如，对功率放大管的放大倍数产生较大影响，进而影响功率放大管的静态电流，最终影响输出信号。

技术实现思路

[0004]本公开提供一种偏置电路、功率放大器及电子设备。
[0005]根据本公开的第一方面，提供一种偏置电路，所述偏置电路至少包括：第一晶体管、电流镜电路；
[0006]所述电流镜电路具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管的第一端相连接，所述第二输出端用于连接放大电路中第二晶体管的第一端；以使所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例；
[0007]所述第一晶体管的第二端接地，所述第一晶体管的第三端与第一电源相连接。
[0008]在一些实施例中，所述电流镜电路，还包括：第一电阻，所述第一电阻一端连接所述电流镜电路的所述第二输出端，另一端与所述偏置电路的输出端相连接。
[0009]在一些实施例中，所述偏置电路还包括：第二电阻，所述第二电阻一端与所述电流镜电路的所述第一输出端相连接，另一端与所述第一晶体管的第一端相连接。
[0010]在一些实施例中，所述电流镜电路的第一输出端的输出电流为第三电流，所述第二输出端的输出电流为第四电流，所述第三电流与所述第四电流为第二预设比例；
[0011]所述第一电阻与所述第二电阻为第三预设比例，所述第三预设比例与所述第二预设比例成反比。
[0012]在一些实施例中，所述电流镜电路，包括：第三晶体管及第四晶体管；其中，
[0013]所述第三晶体管的第一端与所述第四晶体管的第一端相连接，所述第三晶体管的第二端与所述电流镜电路的第一输出端相连接，所述第三晶体管的第三端与所述第三晶体管的第一端相连接，并与所述第一电源相连接；
[0014]所述第四晶体管的第二端与所述电流镜电路的第二输出端相连接，所述第四晶体管的第三端与所述第一电源相连接。
[0015]在一些实施例中，所述偏置电路还包括：恒流源；
[0016]所述恒流源的一端分别与第一电源、所述第四晶体管的第三端相连接，另一端分别与所述第一晶体管的第三端、所述第三晶体管的第一端相连接；
[0017]所述恒流源，用于提供所述第一电流。
[0018]在一些实施例中，所述电流镜电路包括：第一电容；
[0019]所述第一电容的第一端与所述第四晶体管的第一端连接，所述第一电容的第二端接地。
[0020]在一些实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为N型MOS管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为源极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为漏极；
[0021]或者，
[0022]所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为P型MOS管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为漏极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为源极；
[0023]或者，
[0024]所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为BJT管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为基极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为发射极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为集电极；
[0025]或者，
[0026]所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为IGBT管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为发射极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为集电极。
[0027]根据本公开的第二方面，提供一种功率放大器，所述功率放大器包括：前述第一方面任一项所述的偏置电路，以及与所述偏置电路连接的放大电路；其中，
[0028]所述放大电路，包括：第二晶体管，所述第二晶体管的第一端与所述偏置电路的输出端相连接，所述第二晶体管的第二端接地，所述第二晶体管的第三端与第二电源相连接。
[0029]根据本公开的第三方面，提供一种电子设备，所述电子设备包括：前述第一方面提供的任一项所述偏置电路或者前述第二方面提供的功率放大器。
[0030]本公开的实施例提供的技术方案可以包括以下有益效果：所述偏置电路至少包括：第一晶体管、电流镜电路；所述电流镜电路具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管的第一端相连接，所述第二输出端用于连接放大电路中第二晶体管的
第一端；以使所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例；所述第一晶体管的第二端接地，所述第一晶体管的第三端与第一电源相连接。
[0031]如此，第一预定比例关系可以使得第一晶体管的第一电流以及第二晶体管的第二电流与电流镜电路相关，而不受晶体管放大倍数β的影响；而温度的变化对于晶体管放大倍数β影响较大，故可以使得第二晶体管的第二电流不受温度的影响。且，第二晶体管的第二电流可以通过改变第一电流进行调节控制。
[0032]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0033]图1为一现有的功率放大器的电路结构图；
[0034]图2为一示例性实施例示出的偏置电路的结构示意图；
[0035]图3为一示例性实施例示出的偏置电路的结构示意图；
[0036]图4为一示例性实施例示出的偏置电路的结构示意图；
[0037]图5为一示例性实施例示出的偏置电路的结构示意图；
[0038]图6为一示例性实施例示出的偏置本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种偏置电路，其特征在于，所述偏置电路至少包括：第一晶体管、电流镜电路；所述电流镜电路具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管的第一端相连接，所述第二输出端用于连接放大电路中第二晶体管的第一端；以使所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例；所述第一晶体管的第二端接地，所述第一晶体管的第三端与第一电源相连接。2.根据权利要求1所述的偏置电路，其特征在于，所述电流镜电路，还包括：第一电阻，所述第一电阻一端连接所述电流镜电路的所述第二输出端，另一端与所述偏置电路的输出端相连接。3.根据权利要求2所述的偏置电路，其特征在于，所述偏置电路还包括：第二电阻，所述第二电阻一端与所述电流镜电路的所述第一输出端相连接，另一端与所述第一晶体管的第一端相连接。4.根据权利要求3所述的偏置电路，其特征在于，所述电流镜电路的第一输出端的输出电流为第三电流，所述第二输出端的输出电流为第四电流，所述第三电流与所述第四电流为第二预设比例；所述第一电阻与所述第二电阻为第三预设比例，所述第三预设比例与所述第二预设比例成反比。5.根据权利要求1所述的偏置电路，其特征在于，所述电流镜电路，包括：第三晶体管及第四晶体管；其中，所述第三晶体管的第一端与所述第四晶体管的第一端相连接，所述第三晶体管的第二端与所述电流镜电路的第一输出端相连接，所述第三晶体管的第三端与所述第三晶体管的第一端相连接，并与所述第一电源相连接；所述第四晶体管的第二端与所述电流镜电路的第二输出端相连接，所述第四晶体管的第三端与所述第一电源相连接。6.根据权利要求5所述的偏置电路，其特征在于，所述偏置电路还包括：恒流源；所述恒流源的一端分别与第一电源、所述第四晶体管的第三端相连接，另一端分别与所述第一晶体管的第三端、所述第三晶体管的第一端相连接；所述恒流源，用于提供所述第一电流。7.根据权利要求5所述的偏置电路，其特征在于，所述电流镜电路包括：第一电容；所述第一电容的第一端与所述第四晶体管的第一端连接，所述第一电容的第二端接地。8.根据权利要求1所述的偏置电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为N型MOS管；所述第一晶体管的第一端、所述第二晶体管的第...

【专利技术属性】
技术研发人员：侯阳，牛旭，
申请(专利权)人：广州慧智微电子股份有限公司，
类型：发明
国别省市：