AB类输出级的偏置电路以及AB类放大器、芯片和电子设备制造技术

本发明专利技术公开了一种AB类输出级的偏置电路以及AB类放大器、芯片和电子设备。该偏置电路包括用于控制AB类输出级中的第一输出功率管和第二输出功率管的静态电流的浮动电压源模块，该浮动电压源模块包括：串联连接于电源电压和地之间的栅压偏置单元、第一晶体管和第一恒流源。其中，栅压偏置单元解决了输出驱动能力和电路稳定性之间的矛盾，该第一恒流源用于提供零温度系数电流，从而可以使得第一输出功率管的静态电流不会受到PVT变化的影响，改善了AB类输出级的P侧的负载驱动能力，并且本发明专利技术的偏置电路自身具备限流能力，无需额外添加限流电路。限流电路。限流电路。

【技术实现步骤摘要】
AB类输出级的偏置电路以及AB类放大器、芯片和电子设备


[0001]本专利技术涉及集成电路
，更具体地涉及一种AB类输出级的偏置电路以及AB类放大器、芯片和电子设备。

技术介绍

[0002]运算放大器是模拟电路系统的重要组成部分，用来构造信号放大，信号滤波，功率放大等各种功能的电路，当运算放大器需要驱动小电阻和大电容时，通常把输出级偏置在AB类(或者class
‑
AB)。AB类放大器是工作状态介于A类和B类之间的放大器，可以使工作于推挽工作方式的两个晶体管的工作区间互有覆盖，弥补了A类放大器和B类放大器的缺点，所以AB类放大器具有效率高、失真较小、静态功耗小等优点。
[0003]AB类输出级具有输出摆幅大，驱动能力强等优点，但是其偏置电路的偏置原理比较复杂，需要同时偏置输出级电路中的NMOS管和PMOS管的栅电压，如图1所示AB类输出级偏置电路的偏置原理框图。
[0004]图2示出了常规的AB类输出级的电路示意图，如图2所示，AB类输出级100由偏置电路110和输出电路120组成。输出电路120由串联连接于电源电压VDD和地之间的输出驱动管PMOS管Mp和NMOS管Mn构成。偏置电路110由恒流源I0、NMOS管M1～M3、PMOS管M4以及电阻Rp和Rn构成。其中，恒流源I0、NMOS管M1和NMOS管M2串联连接于电源电压VDD和地之间，NMOS管M1和M2的栅极和漏极短接以形成MOS二极管结构，NMOS管M1的栅极与NMOS管M3的栅极连接，以向其提供偏置电压。电阻Rp、NMOS管M3和电阻Rn串联连接于电源电压VDD和地之间，电阻Rp与NMOS管M3的漏极的公共节点向输出电路120中的PMOS管Mp的栅极提供偏置电压VP，电阻Rn与NMOS管M3的源极的公共节点向输出电路120中的NMOS管Mn的栅极提供偏置电压VN。PMOS管M4的源极与输出节点Vout连接，PMOS管M4的栅极连接至前级放大电路的输出信号Vo1，PMOS管M4的漏极连接至NMOS管Mn的栅极。
[0005]在常规的AB类输出级偏置电路110中，对于输出功率管Mp而言，其静态电流由电阻Rp和NMOS管M3中的电流Im决定，而NMOS管M3中的电流又与偏置电压VN和电阻Rn有关，因此输出功率管Mp的静态电流由电阻Rp和Rn以及偏置电压VN来决定。但是在实际的应用中，电阻Rp和Rn以及偏置电压VN很容易受到温度、电源电压和工艺角变化的影响，导致输出功率管Mp的静态电流容易受到PVT(即工艺角、电源电压和温度)变化的影响，导致P侧输出的驱动能力降低。现有技术也可以通过增大偏置电流和PMOS管Mp的尺寸来增大AB类输出级100的负载驱动能力，但是这样会大大增加器件的面积和功耗，提高电路的成本。

技术实现思路

[0006]有鉴于此，本专利技术的目的在于提供一种AB类输出级的偏置电路以及AB类放大器、芯片和电子设备，改善了AB类输出级的P侧输出在某些工艺角下负载驱动能力降低的问题。
[0007]根据本专利技术实施例的第一方面，提供了一种AB类输出级的偏置电路，所述AB类输出级包括输出电路，所述输出电路包括推挽连接于电源电压和地之间的第一输出功率管和
第二输出功率管，其中，所述偏置电路包括：用于向所述输出电路中的输出功率管提供偏置电压并控制所述输出电路中的静态电流的浮动电压源模块，所述浮动电压源模块包括：串联连接于电源电压和地之间的栅压偏置单元、第一晶体管和第一恒流源，所述栅压偏置单元和所述第一晶体管之间的第一节点用于提供所述第一输出功率管的第一偏置电压，所述第一晶体管和所述第一恒流源之间的第二节点用于提供所述第二输出功率管的第二偏置电压，其中，所述第一恒流源用于提供零温度系数电流。
[0008]可选的，所述栅压偏置单元包括至少一个MOS二极管，所述第一输出功率管的静态电流由所述至少一个MOS二极管与所述第一输出功率管之间的尺寸比以及所述第一恒流源提供的流过所述第一晶体管的电流共同控制。
[0009]可选的，所述栅压偏置单元包括：连接于所述电源电压和所述第一节点之间的第二晶体管，所述第二晶体管连接为MOS二极管。
[0010]可选的，所述栅压偏置单元包括：连接于所述电源电压和所述第一节点之间的第三晶体管；以及连接于所述电源电压和所述第一节点之间的第一限流电流源和第四晶体管，所述第三晶体管和所述第四晶体管分别连接为MOS二极管，且所述第三晶体管和所述第四晶体管具有不同的晶体管尺寸。
[0011]可选的，所述浮动电压源模块还包括：连接于所述第二节点和地之间的阻抗控制单元，所述阻抗控制单元用于减小所述第二节点的对地阻抗，其中，所述阻抗控制单元包括：连接于所述第二节点和地之间的第五晶体管以及串联连接于所述第二节点和地之间的第六晶体管和第二限流电流源，所述第五晶体管和所述第六晶体管分别连接为MOS二极管。
[0012]可选的，所述偏置电路还包括：第七晶体管，所述第七晶体管的第二端与所述第二输出功率管的控制端连接，所述第七晶体管的控制端与前级的放大电路的输出连接；以及连接于所述第一输出功率管和所述第二输出功率管之间的输出节点与所述第七晶体管的第一端之间的限流模块，所述限流模块用于限制所述第七晶体管中的电流大小，所述限流模块包括：第八晶体管和第九晶体管，所述第八晶体管和所述第九晶体管的第一端与所述输出节点连接，所述第八晶体管和所述第九晶体管的控制端彼此连接，并连接至所述第九晶体管的第二端，所述第八晶体管的第二端与所述第七晶体管的第一端连接；以及第三限流电流源，连接于所述第九晶体管的第二端和地之间。
[0013]可选的，所述偏置电路还包括：浮动电压源偏置模块，用于向所述浮动电压源模块中的第一晶体管提供第三偏置电压，以使得所述AB类输出级偏置在AB类状态。
[0014]可选的，所述浮动电压源偏置模块包括：串联连接于所述电源电压和地之间的第二恒流源、第十晶体管和第十一晶体管，其中，所述第十晶体管和所述第十一晶体管分别连接成MOS二极管，且所述第十晶体管的控制端用于向所述第一晶体管提供所述第三偏置电压。
[0015]根据本专利技术实施例的第二方面，提供了一种AB类输出级电路，包括：输出电路，所述输出电路包括推挽连接于电源电压和地之间的第一输出功率管和第二输出功率管；以及上述的偏置电路，所述偏置电路用于向所述第一输出功率管和所述第二输出功率管提供偏置。
[0016]根据本专利技术实施例的第三方面，提供了一种AB类放大器，包括：输入级电路和放大级电路，所述输入级电路和所述放大级电路用于将接入的差分输入信号进行放大，生成第
一输出信号；以及AB类输出级，用于根据所述第一输出信号驱动电路负载，其中，所述AB类输出级包括上述的偏置电路。
[0017]根据本专利技术实施例的第四方面，提供了一种芯片，其中，包括上述的偏置电路，或者AB类输出级电路，或者AB类放大器。
[0018]根据本专利技术实施例的第五方面，提供了一种电子设备，其中，包括上述的偏置电路，或者AB类输出级电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种AB类输出级的偏置电路，所述AB类输出级包括输出电路，所述输出电路包括推挽连接于电源电压和地之间的第一输出功率管和第二输出功率管，其中，所述偏置电路包括：用于向所述输出电路中的输出功率管提供偏置电压并控制所述输出电路中的静态电流的浮动电压源模块，所述浮动电压源模块包括：串联连接于电源电压和地之间的栅压偏置单元、第一晶体管和第一恒流源，所述栅压偏置单元和所述第一晶体管之间的第一节点用于提供所述第一输出功率管的第一偏置电压，所述第一晶体管和所述第一恒流源之间的第二节点用于提供所述第二输出功率管的第二偏置电压，其中，所述第一恒流源用于提供零温度系数电流。2.根据权利要求1所述的偏置电路，其中，所述栅压偏置单元包括至少一个MOS二极管，所述第一输出功率管的静态电流由所述至少一个MOS二极管与所述第一输出功率管之间的尺寸比以及所述第一恒流源提供的流过所述第一晶体管的电流共同控制。3.根据权利要求2所述的偏置电路，其中，所述栅压偏置单元包括：连接于所述电源电压和所述第一节点之间的第二晶体管，所述第二晶体管连接为MOS二极管。4.根据权利要求2所述的偏置电路，其中，所述栅压偏置单元包括：连接于所述电源电压和所述第一节点之间的第三晶体管；以及连接于所述电源电压和所述第一节点之间的第一限流电流源和第四晶体管，所述第三晶体管和所述第四晶体管分别连接为MOS二极管，且所述第三晶体管和所述第四晶体管具有不同的晶体管尺寸。5.根据权利要求1所述的偏置电路，其中，所述浮动电压源模块还包括：连接于所述第二节点和地之间的阻抗控制单元，所述阻抗控制单元用于减小所述第二节点的对地阻抗，其中，所述阻抗控制单元包括：连接于所述第二节点和地之间的第五晶体管以及串联连接于所述第二节点和地之间的第六晶体管和第二限流电流源，所述第五晶体管和所述第六晶体管分别连接为MOS二极管。6.根据权利要求1所述的偏置电路，其中，还包括：第七晶体管，所述第七晶体管的第二端与所述第二输出功率管的控制端连接，所述第七晶体管的控制端与前级的放大电路的输出连接；以及连接于所述第一输出功率管和所述第二输出功率管之...

【专利技术属性】
技术研发人员：满雪成，李健宁，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：