一种高频噪声抑制电路制造技术

本发明专利技术提供一种高频噪声抑制电路包括：通过监测输入信号的状态变化以及输出信号的持续时间，使第一监测模块或第二监测模块进行延时操作；第二控制模块基于所述第一监测信号或第二监测信号的使能操作，输出对应的第二控制信号；第一控制模块通过对比所述输入信号与第二控制信号，生成第一控制信号与高频噪声得到抑制的输出信号。通过给高频噪声增加延时操作，实现在不影响低频信号的前提下，完成对高频噪声进行抑制的操作，不会对整体的电路系统产生不良影响。结构简单，操作简便，具有广泛的适用性。适用性。适用性。

【技术实现步骤摘要】
一种高频噪声抑制电路


[0001]本专利技术涉及集成电路设计与应用
，特别是涉及一种高频噪声抑制电路。

技术介绍

[0002]滤波器是一种抑制电信号中所有不需要的频率分量的电路。现有的RC低通滤波电路，将电阻和电容串联在信号路径中，利用电容通高频阻低频的原理，对于需要截止的高频信号，利用电容吸收的原理将高频信号过滤。对于需要通过的低频信号，利用电容具有高阻的特点使低频信号通过；低频时，电容C的容抗很大而无分流作用，低频信号经电阻R直接输出。高频时，电容C的容抗很小，通过电阻R的高频信号由电容C分流到参考地而无输出，从而达到低通的目的。但是在实际的电路时，RC低通滤波电路并不是很有用，因为术语“高频”和“低频”非常模糊；RC低通滤波电路总是从通带逐渐过渡到阻带，这意味着无法识别滤波器停止传递信号并开始阻塞信号的一个频率。同时，RC低通滤波电路由于电容的充放电过程会引起对信号中的低频成分和高频成分的延时。
[0003]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高频噪声抑制电路，其特征在于，所述高频噪声抑制电路至少包括：第一监测模块、第二监测模块、第一控制模块及第二控制模块，其中：所述第一监测模块的输入端与第一端口连接，所述第二监测模块的输入端与第二端口连接，通过监测输入信号的状态变化以及输出信号的持续时间，使所述第一监测模块或所述第二监测模块进行延时操作，并通过所述第一监测模块输出第一监测信号、所述第二监测模块输出第二监测信号，其中，所述第一端口连接输入信号，所述第二端口连接输出信号；所述第二控制模块的输入端与第一控制信号、所述第一监测模块的输出端及所述第二监测模块的输出端连接，基于所述第一监测信号或所述第二监测信号的使能操作，输出对应的第二控制信号；所述第一控制模块的输入端与所述第二控制模块的输出端及所述第一端口连接，通过对比所述输入信号与所述第二控制信号，生成所述第一控制信号与高频噪声得到抑制的所述输出信号。2.根据权利要求1所述的高频噪声抑制电路，其特征在于：所述第一监测模块包括：第一监测单元、第一电容单元及第一调节单元，其中：所述第一监测单元的输入端与所述第一端口连接；所述第一电容单元的第一端与所述第一监测单元的输出端连接；所述第一调节单元与所述第一电容单元的第二端连接。3.根据权利要求2所述的高频噪声抑制电路，其特征在于：所述第一监测单元包括：第一PMOS管、第二PMOS管、第一PMOS管及第一非门，其中：所述第一非门的输入端与所述第一端口连接；所述第一PMOS管的源极与工作电压连接，所述第一PMOS管的栅极与所述第一非门的输出端连接；所述第二PMOS管的源极与所述第一PMOS管的漏极连接，所述第二PMOS管的栅极与所述第一非门的输出端连接；所述第一PMOS管的漏极与所述第二PMOS管的漏极连接，所述第一PMOS管的栅极与所述第一非门的输出端连接，所述第一PMOS管的源极与参考地连接。4.根据权利要求2所述的高频噪声抑制电路，其特征在于：所述第一电容单元包括第二PMOS管及第三PMOS管，其中：所述第二PMOS管的栅极与所述第一监测单元的输出端连接，所述第二PMOS管的漏极及源极均与参考地连接；所述第三PMOS管的栅极与所述第二PMOS管的栅极连接，所述第三PMOS管的漏极及源极均与参考地连接。5.根据权利要求2所述的高频噪声抑制电路，其特征在于：所述第一调节单元包括第三PMOS管及第四PMOS管，其中：所述第三PMOS管的源极与工作电压连接，所述第三PMOS管的栅极与所...

【专利技术属性】
技术研发人员：王青松，李妍，
申请(专利权)人：瑶芯微电子科技上海有限公司，
类型：发明
国别省市：