运算放大器、检测电路和触控屏制造技术

本申请提供一种运算放大器、检测电路和触控屏，运算放大器包括：输入级，包括NMOS差分输入对和PMOS差分输入对，用于接入输入信号中间级，连接所述输入级，用于将来自输入级的输入信号放大；输出级，连接所述中间级，用于输出放大后的信号；控制电路，连接所述中间级，用于控制所述中间级的电路连接关系，控制所述放大器的失调电压。本申请可以通过改变不同的电流镜负载来在输入端产生不同极性的失调电压，增添运算放大器的灵活性。运算放大器的灵活性。运算放大器的灵活性。

【技术实现步骤摘要】
运算放大器、检测电路和触控屏


[0001]本申请涉及电路
，具体而言，涉及一种运算放大器、检测电路和触控屏。

技术介绍

[0002]运算放大器(简称“运放”)是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。它是一种带有特殊耦合电路及反馈的放大器。其输出信号可以是输入信号加、减或微分、积分等数学运算的结果。由于早期应用于模拟计算机中用以实现数学运算，因而得名“运算放大器”。
[0003]运算放大器是一个内含多级放大电路的电子集成电路，其输入级是差分放大电路，具有高输入电阻和抑制零点漂移能力；中间级主要进行电压放大，具有高电压放大倍数；输出极与负载相连，具有带载能力强、低输出电阻特点。运放的输入失调电压(input offset voltage)是在没有任何外部输入时存在于两个端口间的差分输入电压。换句话说，它可以认为是被加到输入端口间迫使输出电压为零的输入电压。不同的输入失调电压，会影响运放的输出性能。
[0004]然而实际场景中，运放的失调电压一般是不可控的，使得运放的适用范围不够灵活。

技术实现思路

[0005]本申请实施例的目的在于提供一种运算放大器、检测电路和触控屏，可以通过改变不同的电流镜负载来在输入端产生不同极性的失调电压，增添运算放大器的灵活性。
[0006]本申请实施例第一方面提供了一种检测电路，包括：输入级，包括NMOS差分输入对和PMOS差分输入对，用于接入输入信号；中间级，连接所述输入级，用于将来自输入级的输入信号放大；输出级，连接所述中间级，用于输出放大后的信号；控制电路，连接所述中间级，用于控制所述中间级的电路连接关系，控制所述放大器的失调电压。
[0007]于一实施例中，所述中间级包括：第一放大单元，连接所述NMOS差分输入对，用于对来自所述NMOS差分输入对的输入信号进行放大处理；
[0008]第二放大单元，连接所述PMOS差分输入对，用于对来自所述PMOS差分输入对的输入信号进行放大处理。
[0009]于一实施例中，所述第一放大单元和所述第二放大单元构成折叠式共源共栅电路。
[0010]于一实施例中，所述第一放大单元包括：第一电流镜；第一组电流镜负载，包括多个并联的MOS管，分别连接所述第一电流镜的输入端。
[0011]于一实施例中，所述控制电路包括：第一子电路，连接所述第一组电流镜负载，当所述第一子电路控制所述第一组电流镜负载的多个并联的MOS管断开并联关系时，使得所述放大器的失调电压改变。
[0012]于一实施例中，所述第二放大单元包括：第二电流镜；第二组电流镜负载，包括多
个并联的MOS管，分别连接所述第二电流镜的输入端。
[0013]于一实施例中，所述控制电路包括：第二子电路，连接所述第二组电流镜负载，当所述第二子电路控制所述第二组电流镜负载的多个并联的MOS管断开并联关系时，使得所述放大器的失调电压改变。
[0014]于一实施例中，所述中间级还包括：工作点稳定电路，分别连接所述第一放大单元和所述第二放大单元，用于分别为所述第一放大单元和所述第二放大单元提供静态工作点。
[0015]本申请实施例第二方面提供了一种电容检测电路，包括本申请实施例第一方面及其任一项所述的运算放大器。
[0016]本申请实施例第三方面提供了一种触控屏，包括本申请实施例第二方面所述的电容检测电路。
[0017]本申请提供的一种运算放大器、检测电路和触控屏，通过在运算放大器中增加控制电路，控制中间级的电路连接关系，进而可以控制所述放大器的失调电压，也就是可以通过改变不同的电流镜负载来在输入端产生不同极性的失调电压，增添运算放大器的灵活性。
附图说明
[0018]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0019]图1为本申请一实施例的触控屏；
[0020]图2为本申请一实施例的运算放大器的结构示意图；
[0021]图3为本申请一实施例的运算放大器的电路结构示意图；
[0022]图4A为本申请一实施例的运算放大器的输出波形示意图；
[0023]图4B为本申请一实施例的运算放大器的输出波形示意图。
具体实施方式
[0024]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0025]请参阅图1，图1本实施例提供的一种触控屏100，其中，触控屏100内设置有电容检测电路10，电容检测电路10可以在运算放大器2的输入端接入补偿信号，用于抵消传感器电极的寄生电容值，从而达到减小芯片面积的目的。
[0026]请参阅图2，图2是本专利技术实施例提供的一种运算放大器2的整体框架示意图，该整体框架包括输入级20、中间级21、输出级22和控制电路23。
[0027]输入级20，包括NMOS差分输入对和PMOS差分输入对，用于接入输入信号。
[0028]中间级21，连接输入级20，用于将来自输入级的输入信号放大。
[0029]输出级22，连接中间级21，用于输出放大后的信号。
[0030]控制电路23，连接中间级21，用于控制中间级21的电路连接关系，控制放大器的失调电压。
[0031]请参阅图3，图3是本申请一实施例的运算放大器2的电路结构示意图，
[0032]输入级30，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4。其中，第一晶体管M1的漏极和第二晶体管M2的漏极与第一电流源连接，第三晶体管M3和第四晶体管M4的漏极与第二电流源连接，第一晶体管M1的栅极和第三晶体管M3的栅极连接，第二晶体管M2的栅极和第四晶体管M4的栅极连接。
[0033]中间级31，包括第一放大单元310、第二放大单元311、工作稳定电路312，其中，第一放大单元310和第二放大单元311构成折叠式共源共栅电路。
[0034]其中，第一放大单元310包括第一电流镜3100和第一组电流镜负载3101，其中，第一电流镜3100包括：第十一晶体管M9、第十二晶体管M10。第一组电流镜负载3101，包括：第五晶体管M5、第六晶体管M51、第七晶体管M52、第八晶体管M6、第九晶体管M61、第十晶体管M62。其中，第五晶体管M5的漏极、第六晶体管M51漏极以及第七晶体管M52的漏极与电源VDD相连，第五晶体管M5源极、第六晶体管M51源极以及第七晶体管M52的源极与第一晶体管M1的源极连接，第八晶体管M6漏极、第九晶体管M61漏极和第十晶体管M62漏极与电源VDD相连，第八晶体管M6源极、第九晶体管M61源极和第十晶体管M6本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运算放大器，其特征在于，包括：输入级，包括NMOS差分输入对和PMOS差分输入对，用于接入输入信号；中间级，连接所述输入级，用于将来自输入级的输入信号放大；输出级，连接所述中间级，用于输出放大后的信号；控制电路，连接所述中间级，用于控制所述中间级的电路连接关系，控制所述放大器的失调电压。2.根据权利要求1所述的运算放大器，其特征在于，所述中间级包括：第一放大单元，连接所述NMOS差分输入对，用于对来自所述NMOS差分输入对的输入信号进行放大处理；第二放大单元，连接所述PMOS差分输入对，用于对来自所述PMOS差分输入对的输入信号进行放大处理。3.根据权利要求2所述的运算放大器，其特征在于，所述第一放大单元和所述第二放大单元构成折叠式共源共栅电路。4.根据权利要求2所述的运算放大器，其特征在于，所述第一放大单元包括：第一电流镜；第一组电流镜负载，包括多个并联的MOS管，分别连接所述第一电流镜的输入端。5.根据权利要求4所述的运算放大器，其特征在于，所述控制电路包括：第一子电路，连接所述第一组电流镜负载，当所述第一子电路控制所述第一组电流镜负载的多个并联的MOS管断开并联关系时，使得所述放大器的失调电压改变。6.根据权利要求5所述的运算放大器，...

【专利技术属性】
技术研发人员：刘成，樊磊，
申请(专利权)人：北京集创北方科技股份有限公司，
类型：发明
国别省市：