轨到轨运算放大器及其输入级结构制造技术

本公开提供了一种轨到轨运算放大器及其输入级结构，该输入级结构包括：将差分输入电压转化为电流信号的差分输入对和cascode对；低压调制电路，用于在输入共模电压处于低压状态下控制该差分输入对的衬底偏置电位高于其源端电位，利用背栅调制效应使差分输入对的阈值电压大于cascode对的阈值电压，以维持该差分输入对和cascode对工作在饱和区；高压调制电路，用于当输入共模电压处于高压状态，给cascode对提供偏置电压，维持差分输入对和cascode对工作在饱和区。由此，本公开提出的运放输入级结构能在不降低运放共模输入范围的情况下使运放输入对管工作在“温室”状态，从而提高运放的共模抑制比/电源抑制比。提高运放的共模抑制比/电源抑制比。提高运放的共模抑制比/电源抑制比。

【技术实现步骤摘要】
轨到轨运算放大器及其输入级结构


[0001]本公开涉及集成电路
，具体涉及一种轨到轨运算放大器及其输入级结构。

技术介绍

[0002]轨到轨输入运算放大器是一种可以在轨到轨输入共模电压范围内正常工作的运算放大器。在实际应用中我们希望运算放大器的输入对管工作在“温室”，即输入对管各端口电压差保持不变，以使运放具有好的共模抑制比/电源抑制比。
[0003]传统近轨到轨输入运放的输入级如图1a所示，M0和M1是运放的输入对管，在运放的输入共模电压变化时，M0和M1共同连接的源端电压同步变化，而M0和M1的漏端电压几乎不变，所以输入对管的源漏电压差发生了变化，影响输入对管的跨导(gm)和失调电压(offset)等参数，进而影响运放的共模抑制比/电源抑制比。
[0004]所以，一般会给运放的输入对管加cascode管来解决输入对管源漏电压变化的问题，如图1b和图1c所示，给输入对M0和M1加入cascode对管M2和M3，M2和M3的偏置电压跟随M0，M1输入共模电压变化。这样当输入共模电压变化时，偏置电压会跟随变化使M0和M1的漏端电压也同步变化，故输入对管的源漏电压变化不大，输入对管的参数基本不变，其运放的共模抑制比/电源抑制比较好。但在实际应用中，通常要求输入cascode对管的加入不能影响输入对管M0和M1的工作状态，cascode管也要工作在饱和区。但在无低阈值mos管使用的情况下，输入cascode管及辅助电路的加入会降低运放的输入共模范围，如图1b所示的输入级结构能满足输入共模电压的在高压范围(近电源电压)内的工作要求，而无法满足在低压(近地电压)范围内的工作要求；如图1c所示的输入级结构能满足输入共模电压的在低压范围内(近地电压)的工作要求，而无法满足在高压范围(近电源电压)内的工作要求。显然上述两种结构都无法满足运放的近轨到轨输入共模范围即在近轨到轨输入共模范围内，不影响输入对管M0和M1的工作状态，cascode管也要工作在饱和区的要求。

技术实现思路

[0005]为了解决上述技术问题，本公开提供了一种轨到轨运算放大器及其输入级结构。
[0006]一方面本公开提供了一种用于轨到轨运算放大器的输入级结构，包括：
[0007]差分输入对和cascode对，用于在输入共模电压的工作范围内根据第二偏置电压或该差分输入电压，选通该差分输入对漏端的输出路径，以提供第一电流和第二电流；
[0008]低压调制电路，用于在输入共模电压处于低压状态下根据第一偏置电压控制该差分输入对的衬底偏置电位高于其源端电位，利用背栅调制效应使该差分输入对的阈值电压大于cascode对的阈值电压，以维持该差分输入对和cascode对工作在饱和区；
[0009]高压调制电路，该高压调制电路的输入端连接前述差分输入对的源端，用于在前述输入共模电压处于高压状态下，给cascode对提供第二偏置电压，以维持该差分输入对和cascode对工作在饱和区。
[0010]进一步地，前述的差分输入对包括：
[0011]第一晶体管和第二晶体管，该第一晶体管的栅端与第二晶体管的栅端用于接入前述的差分输入电压，该第一晶体管的源端与第二晶体管的源端之间的连接节点作为第一节点，该第一晶体管的衬底端与第二晶体管的衬底端之间的连接节点作为第二节点。
[0012]进一步地，前述的低压调制电路包括：
[0013]第三晶体管，该第三晶体管的源端通过第一电流源连接到供电端，漏端与前述的第一节点连接，栅端接入第一偏置电压；
[0014]第四晶体管和第一电阻，该第四晶体管的源端与前述第三晶体管的源端共同连接第一电流源，其漏端串联连接第一电阻到前述的第一节点，栅端连接第三晶体管的栅端，且该第四晶体管和第一电阻的连接节点与前述的第二节点连接。
[0015]进一步地，前述的第三晶体管的衬底端与第四晶体管的衬底端共同连接该第三晶体管的源端。
[0016]进一步地，前述的cascode对包括：
[0017]第五晶体管和第六晶体管，该第五晶体管的源端与第六晶体管的源端共同连接前述第一晶体管的漏端，该第五晶体管的漏端与第六晶体管的漏端之间的连接节点作为第一输出端，用以提供前述的第一电流，该第五晶体管的栅端连接前述第一晶体管的栅端，该第六晶体管的栅端接入前述的第二偏置电压；
[0018]第七晶体管和第八晶体管，该第七晶体管的源端与第八晶体管的源端共同连接前述第二晶体管的漏端，该第七晶体管的漏端与第八晶体管的漏端之间的连接节点作为第二输出端，用以提供前述的第二电流，该第七晶体管的栅端连接前述第六晶体管的栅端，该第八晶体管的栅端连接前述第二晶体管的栅端。
[0019]进一步地，前述第五晶体管的衬底端与第六晶体管的衬底端共同连接该第五晶体管的源端，且前述第七晶体管的衬底端与第八晶体管的衬底端共同连接该第七晶体管的源端。
[0020]进一步地，前述的高压调制电路包括：
[0021]第九晶体管和第十晶体管，该第九晶体管的漏端连接供电端接入电源电压，其源端连接第十晶体管的漏端，其栅端与该第十晶体管的栅端共同连接前述第二晶体管的源端，该第十晶体管的源端用于提供前述的第二偏置电压；
[0022]第二电阻和第二电流源，该第二电阻的第一端连接前述第十晶体管的源端，其第二端连接第二电流源到地，
[0023]其中，前述的第九晶体管的衬底端与其自身的源端连接，第十晶体管的衬底端连接第二电阻和第二电流源的连接节点。
[0024]进一步地，前述的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管的其中任一为金属氧化物半导体场效应晶体管。
[0025]进一步地，前述的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管均为P沟道型的金属氧化物半导体场效应晶体管；
[0026]并且，前述的第九晶体管和第十晶体管均为N沟道型的金属氧化物半导体场效应
晶体管。
[0027]另一方面本公开还提供了一种轨到轨运算放大器，其包括：
[0028]如前所述的输入级结构，该输入级结构用于将差分输入电压转化为差分电流；
[0029]放大级，用于将接收的该差分电流进行增益放大；
[0030]输出级，该输出级连接放大级，用于实现信号的输出。
[0031]本公开提供的轨到轨运算放大器及其输入级结构中，该输入级结构包括：将差分输入电压转化为电流信号的差分输入对和cascode对；低压调制电路，用于在输入共模电压处于低压状态下控制该差分输入对的衬底偏置电位高于其源端电位，利用背栅调制效应使差分输入对的阈值电压大于cascode对的阈值电压，以维持该差分输入对和cascode对工作在饱和区；高压调制电路，用于当输入共模电压处于高压状态，给cascode对提供偏置电压，维持差分输入对和cascode对工作在饱和区。由此，可根据输入共模电压的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于轨到轨运算放大器的输入级结构，其特征在于，包括：差分输入对和cascode对，用于在输入共模电压的工作范围内将差分输入电压转化为电流信号，并根据第二偏置电压或差分输入电压，选通所述差分输入对漏端的输出路径，以提供第一电流和第二电流；低压调制电路，用于在输入共模电压处于低压状态下根据第一偏置电压控制所述差分输入对的衬底偏置电位高于其源端电位，利用背栅调制效应使所述差分输入对的阈值电压大于所述cascode对的阈值电压，以维持该差分输入对和cascode对工作在饱和区；高压调制电路，所述高压调制电路的输入端连接所述差分输入对的源端，用于在所述输入共模电压处于高压状态给所述cascode对提供第二偏置电压，以维持所述差分输入对和所述cascode对工作在饱和区。2.根据权利要求1所述的输入级结构，其特征在于，所述差分输入对包括：第一晶体管和第二晶体管，所述第一晶体管的栅端与所述第二晶体管的栅端用于接入所述差分输入电压，所述第一晶体管的源端与所述第二晶体管的源端之间的连接节点作为第一节点，所述第一晶体管的衬底端与所述第二晶体管的衬底端之间的连接节点作为第二节点。3.根据权利要求2所述的输入级结构，其特征在于，所述低压调制电路包括：第三晶体管，所述第三晶体管的源端通过第一电流源连接到供电端，漏端与所述第一节点连接，栅端接入所述第一偏置电压；第四晶体管和第一电阻，所述第四晶体管的源端与所述第三晶体管的源端共同连接所述第一电流源，其漏端连接所述第一电阻到所述第一节点，栅端连接所述第三晶体管的栅端，且所述第四晶体管和所述第一电阻的连接节点与所述第二节点连接。4.根据权利要求3所述的输入级结构，其特征在于，所述第三晶体管的衬底端与所述第四晶体管的衬底端共同连接所述第三晶体管的源端。5.根据权利要求4所述的输入级结构，其特征在于，所述cascode对包括：第五晶体管和第六晶体管，所述第五晶体管的源端与所述第六晶体管的源端共同连接所述第一晶体管的漏端，所述第五晶体管的漏端与所述第六晶体管的漏端之间的连接节点作为第一输出端，用以提供所述第一电流，所述第五晶体管的栅端连接所述第一晶体管的栅端，所述第...

【专利技术属性】
技术研发人员：马璇，满雪成，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：