【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate
‑
all
‑
around，GAA)晶体管和叉型栅极(Forksheet)晶体管。
[0003]且目前形成栅极的工艺过程中，通常采用栅极切断(Gate Cut)技术对条状栅极进行切断，切断后的栅极与不同的晶体管相对应，可以提高晶体管的集成度。此外，多个栅极沿着延伸方向排列成一列时，通过栅极切断技术，能够高精度地缩小栅极切断后，断开的栅极间的对接方向的间距(Gate Cut CD)。
技术实现思路
[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括相邻接的第一器件区和第二器件区；沟道层结构，分别位于所述第一器件区和第二器件区的基底上，沿所述基底表面的法线方向，所述沟道层结构包括一个或多个间隔的沟道层；初始隔离墙，凸立于所述第一器件区和第二器件区交界处的基底上，所述初始隔离墙覆盖所述第一器件区和第二器件区的沟道层结构的相对侧壁；盖帽层，位于所述初始隔离墙侧壁，并覆盖所述初始隔离墙高于所述沟道层结构顶面的部分侧壁，所述盖帽层底部与最顶部的沟道层之间具有间隔，所述盖帽层与所述初始隔离墙共同作为隔离墙；栅极结构，位于所述基底上且横跨所述沟道层结构和隔离墙，所述栅极结构覆盖所述沟道层露出的顶部、底部和侧壁；栅极隔断结构，包括位于所述隔离墙顶部并贯穿所述栅极结构的第一栅极隔断结构，所述栅极隔断结构沿所述栅极结构的延伸方向将所述栅极结构分割。2.如权利要求1所述的半导体结构，其特征在于，所述盖帽层还延伸覆盖所述初始隔离墙的顶面。3.如权利要求1所述的半导体结构，其特征在于，所述第一器件区和第二器件区构成第三器件区；所述栅极隔断结构还包括：第二栅极隔断结构，位于相邻接的所述第三器件区交界处的基底上，并贯穿所述栅极结构。4.如权利要求1所述的半导体结构，其特征在于，所述初始隔离墙的材料包括SiBCN或SiN。5.如权利要求1所述的半导体结构，其特征在于，所述盖帽层的材料包括SiC。6.如权利要求1所述的半导体结构，其特征在于，位于所述初始隔离墙侧壁的盖帽层的宽度为10nm至26nm。7.如权利要求1所述的半导体结构，其特征在于，所述栅极隔断结构的材料包括SiN。8.如权利要求1所述的半导体结构，其特征在于，所述沟道层的材料包括硅、锗、锗化硅或
Ⅲ‑Ⅴ
族半导体材料。9.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和位于所述栅介质层上的栅电极层；所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种；所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、Al、TiSiN和TiAlC中的一种或多种。10.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括相邻接的第一器件区和第二器件区，所述第一器件区和第二器件区的基底上分别形成有沟道层结构，所述沟道层结构包括一个或多个间隔的沟道层，在所述第一器件区和第二器件区交界处，相邻所述沟道层结构之间的基底上形成有覆盖所述沟道层结构相对侧壁的初始隔离墙；在所述初始隔离墙的侧壁形成盖帽层，所述盖帽层覆盖所述初始隔离墙高于所述沟道层结构顶面的部分侧壁，所述盖帽层底部与最顶部的沟道层之间具有间隔，所述盖帽层与
所述初始隔离墙共同作为隔离墙；形成横跨所述沟道层结构和隔离墙的栅极结构，所述栅极结构覆盖所述沟道层露出的顶部、底部和侧壁；在所述隔离墙顶部形成贯穿所述栅极结构的第一隔断开口，...
【专利技术属性】
技术研发人员：赵君红，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。