闪存器件及其制备方法技术

本发明专利技术提供一种闪存器件及其制备方法，包括：提供衬底，衬底包括外围区，外围区包括浅沟槽隔离和位于浅沟槽隔离两侧的NMOS区域和PMOS区域；衬底上形成有第一氧化层和栅极；形成侧墙，侧墙位于NMOS区域和PMOS区域各自栅极的侧壁；湿法刻蚀去除衬底表面裸露的第一氧化层；O2处理形成第二氧化层，第二氧化层位于侧墙两侧的衬底上；形成源区和漏区，在NMOS区域和PMOS区域分别进行各自区域的源漏离子注入以在栅极两侧的衬底表面形成源区和漏区。本发明专利技术在源漏离子注入前增加O2处理生成第二氧化层的步骤，提高有源区第二氧化层厚度，有效减少了由于源漏离子注入导致的有源区表面损伤斑点，且闪存器件的电性能不受影响。且闪存器件的电性能不受影响。且闪存器件的电性能不受影响。

【技术实现步骤摘要】
闪存器件及其制备方法


[0001]本专利技术属于集成电路制造
，具体涉及一种闪存器件及其制备方法。

技术介绍

[0002]闪存元件由于具有可多次进行数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种挥发性存储器元件。闪存部分产品要求漏电流低于1μA，这导致闪存晶圆约2％的失效率。漏电的位置位于静电放电(ESD)电路的N阱或P阱位置。失效热点位于静电放电(ESD)电路的N阱或P阱区域，发现有小的损伤斑点。

技术实现思路

[0003]本专利技术的目的在于提供一种闪存器件及其制备方法，本专利技术在源漏离子注入前增加O2处理生成第二氧化层的步骤，提高有源区第二氧化层厚度，有效减少了由于源漏离子注入导致的有源区表面损伤斑点，且闪存器件的电性能不受影响。
[0004]本专利技术提供一种闪存器件的制备方法，包括：
[0005]提供衬底，所述衬底包括外围区，所述外围区包括浅沟槽隔离和位于所述浅沟槽隔离两侧的NMOS区域和PMOS区域；所述衬底上形成有第一氧化层，在所述NMOS区域和所述PMOS区域均形成位于所述第一氧化层上的栅极；
[0006]形成侧墙，所述侧墙位于所述NMOS区域和所述PMOS区域各自所述栅极的侧壁；
[0007]湿法刻蚀去除所述衬底表面裸露的所述第一氧化层；
[0008]O2处理形成第二氧化层，所述第二氧化层位于所述侧墙两侧的所述衬底上；
[0009]形成源区和漏区，在所述NMOS区域和所述PMOS区域分别进行各自区域的源漏离子注入以在所述栅极两侧的所述衬底表面形成源区和漏区。
[0010]进一步的，所述O2处理形成所述第二氧化层具体包括：通入O2，在温度200℃～300℃范围内在所述衬底上形成所述第二氧化层，O2通入量为800sccm～1200sccm。
[0011]进一步的，所述第二氧化层的厚度为18埃～23埃，所述O2通入时间为20s～60s。
[0012]进一步的，所述侧墙包括依次覆盖所述栅极侧壁的第一隔离层、氮化层和第二隔离层，所述第一隔离层还覆盖所述栅极的顶部，所述氮化层呈L形。
[0013]进一步的，形成所述侧墙之后，还包括：湿法清洗形成所述侧墙后的所述衬底。
[0014]进一步的，采用HF溶液湿法刻蚀去除所述衬底表面裸露的所述第一氧化层。
[0015]进一步的，形成源区和漏区，包括：对所述NMOS区域的所述栅极两侧的衬底中进行N型杂质离子注入；以及对所述PMOS区域的所述栅极两侧的所述衬底中进行P型杂质离子注入。
[0016]本专利技术还提供一种闪存器件，包括：
[0017]衬底，所述衬底包括外围区，所述外围区包括浅沟槽隔离和位于所述浅沟槽隔离两侧的NMOS区域和PMOS区域；所述衬底上形成有第一氧化层，在所述NMOS区域和所述PMOS
区域均形成位于所述第一氧化层上的栅极；
[0018]侧墙，所述侧墙位于所述NMOS区域和所述PMOS区域各自所述栅极的侧壁；
[0019]第二氧化层，所述第二氧化层位于所述侧墙两侧的所述衬底上；
[0020]源区和漏区，在所述NMOS区域和所述PMOS区域各自区域的所述栅极两侧的所述衬底表面形成有所述源区和所述漏区。
[0021]进一步的，所述第二氧化层的厚度为18埃～23埃。
[0022]进一步的，所述侧墙包括依次覆盖所述栅极侧壁的第一隔离层、氮化层和第二隔离层，所述第一隔离层还覆盖所述栅极的顶部，所述氮化层呈L形。
[0023]与现有技术相比，本专利技术具有如下有益效果：
[0024]本专利技术提供一种闪存器件及其制备方法，包括：提供衬底，衬底包括外围区，外围区包括浅沟槽隔离和位于浅沟槽隔离两侧的NMOS区域和PMOS区域；衬底上形成有第一氧化层和栅极；形成侧墙，侧墙位于NMOS区域和PMOS区域各自栅极的侧壁；湿法刻蚀去除衬底表面裸露的第一氧化层；O2处理形成第二氧化层，第二氧化层位于侧墙两侧的衬底上；形成源区和漏区，在NMOS区域和PMOS区域分别进行各自区域的源漏离子注入以在栅极两侧的衬底表面形成源区和漏区。本专利技术在源漏离子注入前增加O2处理生成第二氧化层的步骤，提高有源区第二氧化层厚度，有效减少了由于源漏离子注入导致的有源区表面损伤斑点，且闪存器件的电性能不受影响。
附图说明
[0025]图1为本专利技术实施例的闪存器件的制备方法流程示意图。
[0026]图2至图5为本专利技术实施例的闪存器件的制备方法各步骤示意图。
[0027]其中，附图标记如下：
[0028]10
‑
衬底；10a
‑
P阱；10b
‑
N阱；11
‑
第一氧化层；12
‑
STI；13
‑
栅极；14
‑
侧墙；14a
‑
第一隔离层；14b
‑
氮化层；14c
‑
第二隔离层；21
‑
第二氧化层；S
‑
源区；D
‑
漏区；I
‑
NMOS区域；II
‑
PMOS区域。
具体实施方式
[0029]以下结合附图和具体实施例对本专利技术进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0030]为了便于描述，本申请一些实施例可以使用诸如“在
…
上方”、“在
…
之下”、“顶部”、“下方”等空间相对术语，以描述如实施例各附图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。应当理解的是，除了附图中描述的方位之外，空间相对术语还旨在包括装置在使用或操作中的不同方位。例如若附图中的装置被翻转，则被描述为在其它元件或部件“下方”或“之下”的元件或部件，随后将被定位为在其它元件或部件“上方”或“之上”。下文中的术语“第一”、“第二”、等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。
[0031]本专利技术实施例提供了一种闪存器件的制备方法，如图1所示，包括：
[0032]步骤S1、提供衬底，所述衬底包括外围区，所述外围区包括浅沟槽隔离和位于所述
浅沟槽隔离两侧的NMOS区域和PMOS区域；所述衬底上形成有第一氧化层，在所述NMOS区域和所述PMOS区域均形成位于所述第一氧化层上的栅极；
[0033]步骤S2、形成侧墙，所述侧墙位于所述NMOS区域和所述PMOS区域各自所述栅极的侧壁；
[0034]步骤S3、湿法刻蚀去除所述衬底表面裸露的所述第一氧化层；
[0035]步骤S4、O2处理形成第二氧化层，所述第二氧化层位于所述侧墙两侧的所述衬底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存器件的制备方法，其特征在于，包括：提供衬底，所述衬底包括外围区，所述外围区包括浅沟槽隔离和位于所述浅沟槽隔离两侧的NMOS区域和PMOS区域；所述衬底上形成有第一氧化层，在所述NMOS区域和所述PMOS区域均形成位于所述第一氧化层上的栅极；形成侧墙，所述侧墙位于所述NMOS区域和所述PMOS区域各自所述栅极的侧壁；湿法刻蚀去除所述衬底表面裸露的所述第一氧化层；O2处理形成第二氧化层，所述第二氧化层位于所述侧墙两侧的所述衬底上；形成源区和漏区，在所述NMOS区域和所述PMOS区域分别进行各自区域的源漏离子注入以在所述栅极两侧的所述衬底表面形成源区和漏区。2.如权利要求1所述的闪存器件的制备方法，其特征在于，所述O2处理形成所述第二氧化层具体包括：通入O2，在温度200℃～300℃范围内在所述衬底上形成所述第二氧化层，O2通入量为800sccm～1200sccm。3.如权利要求1所述的闪存器件的制备方法，其特征在于，所述第二氧化层的厚度为18埃～23埃，所述O2通入时间为20s～60s。4.如权利要求1所述的闪存器件的制备方法，其特征在于，所述侧墙包括依次覆盖所述栅极侧壁的第一隔离层、氮化层和第二隔离层，所述第一隔离层还覆盖所述栅极的顶部，所述氮化层呈L形。5.如权利要求1所述的闪存器件的制备方法，其特...

【专利技术属性】
技术研发人员：高毅，周婧涵，左睿昊，马开阳，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：