相位内插装置及多相位时钟产生装置制造方法及图纸

本发明专利技术公开一种相位内插装置及多相位时钟产生装置。相位内插装置包括数字控制器以及相位内插器。相位内插器包括电容和多个电路分支，这些电路分支受控于数字控制器，以在输出节点上产生内插于第一输入时钟与第二输入时钟间的N个相位时钟中的第n个相位时钟。当数字控制器控制这些电路分支产生第n个相位时钟时，数字控制器响应于第一输入时钟的上升沿，控制这些电路分支利用(N

【技术实现步骤摘要】
相位内插装置及多相位时钟产生装置


[0001]本专利技术涉及相位内插技术，特别涉及一种相位内插装置及多相位时钟产生装置。

技术介绍

[0002]由于相位内插器可产生内插于两个输入时钟间的不同相位时钟，因此相位内插器被广泛用于多相位时钟产生装置中。例如，假设两个输入时钟具有相位时间差为T的话，多相位时钟产生装置可利用N个相位内插器来产生内插于两个输入时钟间的N个相位时钟。理想上，这N个相位时钟的任两个相邻的相位时钟的相位时间差为T/N，但实际上，该相位时间差会受到工艺偏差、电压飘移及温度变化等影响而改变。因此，如何产生高线性度的相位时钟就成为本领域的一个重要课题。

技术实现思路

[0003]针对现有技术的不足，本专利技术的实施例提供一种相位内插装置，包括数字控制器以及相位内插器。相位内插器耦接数字控制器，且包括多个电路分支。这些电路分支耦接输出节点并受控于数字控制器，以在输出节点上产生内插于第一输入时钟与第二输入时钟间的N个相位时钟中的第n个相位时钟作为相位内插装置的输出时钟。N为大于1的整数，且n为1到N的整数。这些电路分支各自包括串联于供电电压与接地电压间的第一电流源与第二电流源，输出节点耦接于第一电流源与第二电流源之间，且相位内插器还包括耦接于输出节点与接地电压之间的电容。这些电路分支的数量为大于或等于N
×
M个，M为大于或等于1的整数。当数字控制器控制这些电路分支产生第n个相位时钟时，数字控制器响应于第一输入时钟的上升沿，控制这些电路分支利用(N
‑
n+1)<br/>×
M个第一电流源对电容进行充电，并且响应于第二输入时钟的上升沿，控制这些电路分支利用N
×
M个第一电流源对电容进行充电。
[0004]另外，本专利技术的实施例提供一种多相位时钟产生装置，包括N个时钟产生电路。该N个时钟产生电路分别用于通过N个输出节点产生内插于第一输入时钟与第二输入时钟间的N个相位时钟。该N个时钟产生电路中的第n个时钟产生电路用于通过该N个输出节点中的第n个输出节点产生该N个相位时钟中的第n个相位时钟，且第n个时钟产生电路包括数字控制器以及相位内插器。相位内插器耦接数字控制器，且包括多个电路分支。第n个时钟产生电路的这些电路分支耦接第n个输出节点并受控于第n个时钟产生电路的数字控制器，以在第n个输出节点上产生第n个相位时钟。N为大于1的整数，且n为1到N的整数。在第n个时钟产生电路中，这些电路分支各自包括串联于供电电压与接地电压间的第一电流源与第二电流源，第n个输出节点耦接于第一电流源与第二电流源之间，且相位内插器还包括耦接于第n个输出节点与接地电压之间的电容。在第n个时钟产生电路中，这些电路分支的数量为大于或等于N
×
M个，M为大于或等于1的整数，当数字控制器控制这些电路分支产生第n个相位时钟时，数字控制器响应于第一输入时钟的上升沿，控制这些电路分支利用(N
‑
n+1)
×
M个第一电流源对电容进行充电，并且响应于第二输入时钟的上升沿，控制这些电路分支利用N
×
M个第一电流源对电容进行充电。
[0005]为了能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本专利技术加以限制。
附图说明
[0006]图1是本专利技术实施例的相位内插装置的示意图。
[0007]图2是本专利技术实施例的相位内插器的电路示意图。
[0008]图3是本专利技术实施例的相位内插器所产生的4个相位时钟的示意图。
[0009]图4是图3的4个相位时钟经缓冲器电路转换成脉冲方波的示意图。
[0010]图5A到图5C是本专利技术实施例的校正电路判断第n个相位时钟是否对于已知的参考数据而言有位置偏移的示意图。
[0011]图6是本专利技术实施例的多相位时钟产生装置的示意图。
[0012]图7是本专利技术实施例的相位内插器用于图6的多相位时钟产生装置的示意图。
具体实施方式
[0013]以下通过特定的具体实施例来说明本专利技术的实施方式，本领域技术人员可由本说明书所提供的内容了解本专利技术的优点与效果。本专利技术可通过其他不同的具体实施例加以实施或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本专利技术的构思下进行各种修改与改进。另外，本专利技术的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本专利技术的相关
技术实现思路
，但所提供的内容并非用以限制本专利技术的保护范围。
[0014]应当理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件或者信号，但这些元件或者信号不应受这些术语的限制。这些术语主要是用以区分一个元件与另一个元件，或者一个信号与另一个信号。另外，本文中所使用的术语“或”，应视实际情况可能包含相关联的列出项目中的任一个或者多个的组合。
[0015]请一并参阅图1和图2，图1是本专利技术实施例的相位内插装置的示意图，图2是本专利技术实施例的相位内插器的电路示意图。如图1和图2所示，相位内插装置10包括数字控制器101和相位内插器102。相位内插器102耦接数字控制器101，且包括多个电路分支200_0～200_K
‑
1。电路分支200_0～200_K
‑
1的数量为大于或等于N
×
M个，即K≧(N
×
M)。N为大于1的整数，且M为大于或等于1的整数。
[0016]电路分支200_0～200_K
‑
1耦接输出节点P并受控于数字控制器101，以在输出节点P上产生内插于第一输入时钟CLK_A与第二输入时钟CLK_B间的N个相位时钟CKI_0～CKI_N
‑
1中的第n个相位时钟CKI_n
‑
1作为相位内插装置10的输出时钟，n为1到N的整数。在本实施例中，第一输入时钟CLK_A的相位领先第二输入时钟CLK_B的相位，且两个输入时钟具有相位时间差为T。因此，这N个相位时钟CKI_0～CKI_N
‑
1的任两个相邻的相位时钟的相位时间差为T/N，且本实施例还可假设第1个相位时钟CKI_0的相位等于第一输入时钟CLK_A的相位，但本专利技术不以此为限制。
[0017]具体而言，相位内插器102的每一电路分支包括串联于供电电压VCC与接地电压GND间的第一电流源与第二电流源，且输出节点P耦接于第一电流源与第二电流源之间。例如，图2的电路分支200_0包括串联于供电电压VCC与接地电压GND间的第一电流源202_0与
第二电流源203_0，且输出节点P耦接于第一电流源202_0与第二电流源203_0之间，以此类推，电路分支200_K
‑
1包括串联于供电电压VCC与接地电压GND间的第一电流源202_K
‑
1与第二电流源203_K
‑
1，且输出节点P耦接于第一电流源20本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种相位内插装置，包括：数字控制器；以及相位内插器，耦接所述数字控制器，且包括：多个电路分支，耦接输出节点并受控于所述数字控制器，以在所述输出节点上产生内插于第一输入时钟与第二输入时钟间的N个相位时钟中的第n个相位时钟作为所述相位内插装置的输出时钟，N为大于1的整数，且n为1到N的整数；其中所述多个电路分支各自包括串联于供电电压与接地电压间的第一电流源与第二电流源，所述输出节点耦接于所述第一电流源与所述第二电流源之间，且所述相位内插器还包括耦接于所述输出节点与所述接地电压之间的电容；其中所述多个电路分支的数量为大于或等于N
×
M个，M为大于或等于1的整数，当所述数字控制器控制所述多个电路分支产生所述第n个相位时钟时，所述数字控制器响应于所述第一输入时钟的上升沿，控制所述多个电路分支利用(N
‑
n+1)
×
M个第一电流源对所述电容进行充电，并且响应于所述第二输入时钟的上升沿，控制所述多个电路分支利用N
×
M个第一电流源对所述电容进行充电。2.如权利要求1所述的相位内插装置，其中当所述数字控制器控制所述多个电路分支产生所述第n个相位时钟时，所述数字控制器还响应于所述第一输入时钟的下降沿，控制所述多个电路分支利用(N
‑
n+1)
×
M个第二电流源对所述电容进行放电，并且响应于所述第二输入时钟的下降沿，控制所述多个电路分支利用N
×
M个第二电流源对所述电容进行放电。3.如权利要求2所述的相位内插装置，其中所述多个电路分支各自还包括串联于所述供电电压与所述第一电流源之间的第一开关，以及串联于所述第二电流源与所述接地电压之间的第二开关。4.如权利要求3所述的相位内插装置，其中所述数字控制器产生至少一个控制信号控制所述多个电路分支，所述至少一个控制信号包括第一控制信号以及第二控制信号，所述第一控制信号用于控制所述多个电路分支中的每一个的所述第一开关，且所述第二控制信号用于控制所述多个电路分支中的每一个的所述第二开关。5.如权利要求2所述的相位内插装置，其中所述数字控制器根据相位选择信号来控制所述多个电路分支产生所述第n个相位时钟，且所述相位内插装置还包括：校正电路，耦接所述数字控制器，用于判断所述第n个相位时钟是否对于已知的参考数据而言有位置偏移，并产生所述相位选择信号。6.一种多相位时钟产生装置，包括：N个时钟产生电路，分别用于通过N个输出节点产生内插...

【专利技术属性】
技术研发人员：蔡宗翰，林鹏飞，纪国伟，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：