一种数字时钟电路制造技术

本发明专利技术实施例提供了一种数字时钟电路，包括依次电连接的脉冲生成电路、测量延迟电路、可变延迟电路和触发器电路。本发明专利技术实施例通过在测量延迟电路中设置多个具有不同延迟周期的延迟电路对脉冲生成电路生成的第一脉冲信号进行延迟，从而获得延迟精度更高的第二脉冲信号，基于第二脉冲信号再通过可变延迟电路和触发器电路获得校准后的倍频信号，提高了通过第一脉冲信号而获得的倍频信号的精度，从而提高了锁相环路的使用性能。高了锁相环路的使用性能。高了锁相环路的使用性能。

【技术实现步骤摘要】
一种数字时钟电路


[0001]本专利技术涉及数字电路技术，尤其涉及一种数字时钟电路。

技术介绍

[0002]现有的锁相环路中，为了得到比较好的性能，需要更好的带内噪声、更高频的参考时钟，即需要对参考时钟倍频。而在现有技术中，如果通过模拟校准方法，会出现使用电容的情况，因此电路面积会较大出现时间较长的问题，并且脉冲信号的精度也并不高；而如果通过数字校准方式，其获得的脉冲信号的精度会比较低。

技术实现思路

[0003]本专利技术实施例提供的一种数字时钟电路，解决了现有技术中通过脉冲信号获得倍频信号的精度较低的问题。
[0004]本专利技术实施例提供了一种数字时钟电路，包括依次电连接的脉冲生成电路、测量延迟电路、可变延迟电路和触发器电路；
[0005]所述脉冲生成电路用于生成第一脉冲信号，所述第一脉冲信号的占空比小于50％；
[0006]所述测量延迟电路用于对所述第一脉冲信号进行延迟处理，获得第二脉冲信号和控制信号，所述第二脉冲信号为对所述第一脉冲信号进行延迟后生成的信号，所述控制信号为根据所述第二脉冲信号生成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字时钟电路，其特征在于，包括依次电连接的脉冲生成电路、测量延迟电路、可变延迟电路和触发器电路；所述脉冲生成电路用于生成第一脉冲信号，所述第一脉冲信号的占空比小于50％；所述测量延迟电路用于对所述第一脉冲信号进行延迟处理，获得第二脉冲信号和控制信号，所述第二脉冲信号为对所述第一脉冲信号进行延迟后生成的信号，所述控制信号为根据所述第二脉冲信号生成的采样信号，其中，所述测量延迟电路包括第一级测量延时电路和多个中间级测量延迟电路，所述第一级测量延时电路和多个中间级测量延迟电路依次电连接，所述第一级测量延时电路和多个所述中间级测量延迟电路均包括第一测量延迟模块，所述第一级测量延时电路中还包括与所述第一测量延迟模块电连接的第二测量延迟模块，所述第二测量延迟模块的延迟周期小于所述第一测量延迟模块；所述可变延迟电路用于根据所述控制信号和所述第二脉冲信号对所述第一脉冲信号进行延迟处理，获得第三脉冲信号；所述触发器电路用于根据所述第一脉冲信号和第三脉冲信号生成校准后的倍频信号。2.根据权利要求1中所述的电路，其特征在于，所述脉冲生成电路包括第一信号输入端、第一延迟单元、第一与门、第一异或门和第一信号输出端；所述第一信号输入端分别与所述第一延迟单元的第一端、所述第一与门的第一端和所述第一异或门的第一端电连接；所述第一延迟单元的第二端与所述第一与门的第一端电连接；所述第一与门的第二端与所述第一异或门的第一端电连接；所述第一异或门的第二端与所述第一信号输出端电连接。3.根据权利要求1中所述的电路，其特征在于，所述第一级测量延时电路包括第二信号输入端、第一测量延迟模块、第二测量延迟模块和第二信号输出端；所述第一级测量延时电路包括的第一测量延迟模块的第一端连接到所述第二信号输入端，所述第一级测量延时电路包括的第一测量延迟模块的第二端连接到所述第二测量延迟模块的第一端，...

【专利技术属性】
技术研发人员：谷华宝，
申请(专利权)人：上海星思半导体有限责任公司，
类型：发明
国别省市：