本发明专利技术实施例公开了一种采样时钟延迟相位确定方法、装置及系统和存储介质。所述采样时钟延迟相位确定方法例如包括：获取参考时钟信号和发送端设备发出的低压差分信号；对所述低压差分信号进行转换处理得到单端信号；根据当前相位对所述单端信号进行延迟处理得到串行数据；对所述参考时钟信号进行缓冲处理得到高速采样时钟信号；根据所述高速采样时钟信号转换所述串行数据得到并行数据；根据所述当前相位、所述参考时钟信号和所述并行数据确定所述延迟处理的目标延迟相位。本发明专利技术实施例可通过自动循环训练的方式自动找到数据的最佳采用时钟延迟相位，可靠性高。可靠性高。可靠性高。
【技术实现步骤摘要】
采样时钟延迟相位确定方法、装置、系统和存储介质
[0001]本专利技术涉及半导体制造
，尤其涉及一种采样时钟延迟相位确定方法、装置、系统以及存储介质。
技术介绍
[0002]高速数据的恢复，需要使用时钟对数据进行采样，如果是双沿采样，需要保证时钟的上升沿和下降沿时，数据是稳定的，如果数据处于变化边界，则会造成数据采样误码。传统的LVDS数据传输通常包括一路随路时钟加若干路数据通道，物理上增加了一个时钟通道，外围电路复杂度增加，并且需要手动调节时钟通道或数据通道的延时，以保证读写数据的正确性，不够灵活和可靠。此外，在无随路时钟的情况下，传统的LVDS数据传输需要使用4种相位(0 度，90度，180度，270度)的时钟对数据进行采样，或者使用数据通道若干倍速率的时钟对数据进行过采样以恢复数据，这些方案的时钟系统较为复杂，电路复杂度较高，成本较高。
技术实现思路
[0003]因此，针对上述现有技术中存在的技术问题，本专利技术实施例提出了一种采样时钟延迟相位确定方法、一种采样时钟延迟相位确定装置、一种采样时钟延迟相位确定系统和一种存储介质，可通过自动循环训练的方式自动找到数据的最佳采用时钟延迟相位，可靠性高。
[0004]一方面，本专利技术实施例提出的一种采样时钟延迟相位确定方法，例如包括：获取参考时钟信号和发送端设备发出的低压差分信号；对所述低压差分信号进行转换处理得到单端信号；根据当前相位对所述单端信号进行延迟处理得到串行数据；对所述参考时钟信号进行缓冲处理得到高速采样时钟信号；根据所述高速采样时钟信号转换所述串行数据得到并行数据；根据所述当前相位、所述参考时钟信号和所述并行数据确定所述延迟处理的目标延迟相位。
[0005]在本专利技术的一个实施例中，所述根据所述当前相位、所述参考时钟信号和所述并行数据确定所述延迟处理的目标延迟相位包括：对所述参考时钟信号进行降频处理得到并行数据时钟信号；根据所述当前相位、所述并行数据时钟信号和所述并行数据确定多个延迟相位范围；以及根据所述多个延迟相位范围确定所述目标延迟相位。
[0006]在本专利技术的一个实施例中，根据所述当前相位、所述并行数据时钟信号和所述并行数据确定多个延迟相位范围包括：在相邻两个所述并行数据时钟信号周期内分别获取所述当前相位下的第一并行数据和第二并行数据，组合所述第一并行数据和所述第二并行数据得到第一组合并行数据，比对所述第一组合并行数据和参考数据得到第一比对结果，当所述第一比对结果表示所述当前相位正确时，正确相位数量值计数加1；重复直到所述正确相位数量值达到第一阈值，根据相位调整步长调整所述当前相位得到第一调整相位，且清零所述正确相位数量值；以所述第一调整相位作为当前相位，重复前两个步骤直到接收到
循环结束指令，得到包括所述第一调整相位在内的多个延迟相位范围。
[0007]在本专利技术的一个实施例中，所述根据所述多个延迟相位范围确定所述目标延迟相位包括：获取所述多个延迟相位范围宽度最大的延迟相位范围的最大延迟相位和最小延迟相位；以及根据所述最大延迟相位和最小延迟相位确定所述目标延迟相位。
[0008]另一方面，本专利技术实施例提供的一种采样时钟延迟相位确定装置，例如包括：信号获取模块，用于获取参考时钟信号和发送端设备发出的低压差分信号；第一信号转换模块，用于对所述低压差分信号进行转换处理得到单端信号；延迟处理模块，用于对所述单端信号进行延迟处理得到串行数据；缓冲处理模块，用于对所述参考时钟信号进行缓冲处理得到高速采样时钟信号；第二信号转换获取模块，用于根据所述高速采样时钟信号转换所述串行数据得到并行数据；相位确定模块，用于根据所述参考时钟信号和所述并行数据确定所述延迟处理的目标延迟相位。
[0009]在本专利技术的一个实施例中，所述相位确定装置包括：并行信号确定单元，用于对所述参考时钟信号进行降频处理得到并行数据时钟信号；相位范围确定单元，用于根据所述并行数据时钟信号和所述并行数据确定多个延迟相位范围；以及目标相位确定单元，用于根据所述多个延迟相位范围确定所述目标延迟相位。
[0010]在本专利技术的一个实施例中，所述相位范围确定单元包括：调整相位确定子单元，用于在相邻两个所述并行数据时钟信号周期内分别获取所述当前相位下的第一并行数据和第二并行数据，组合所述第一并行数据和所述第二并行数据得到第一组合并行数据，比对所述第一组合并行数据和参考数据得到第一比对结果，当所述第一比对结果表示所述当前相位正确时，正确相位数量值计数加 1；重复直到所述正确相位数量值达到第一阈值，根据相位调整步长调整所述当前相位得到第一调整相位，且清零所述正确相位数量值；相位范围确定子单元，用于以所述第一调整相位作为当前相位，重复前一步骤直到接收到循环结束指令，得到包括所述第一调整相位在内的多个延迟相位范围。
[0011]在本专利技术的一个实施例中，所述目标相位确定单元包括：相位边界确定子单元，用于获取所述多个延迟相位范围宽度最大的延迟相位范围的最大延迟相位和最小延迟相位；以及目标相位确定子单元，用于根据所述最大延迟相位和最小延迟相位确定所述目标延迟相位。
[0012]又一方面，本专利技术实施例提供的一种采样时钟延迟相位确定系统，包括：处理器和连接所述处理器的存储器；其中所述存储器存储有所述处理器执行的指令，且所述指令使得所述处理器执行操作以进行如前述任意一项所述的采样时钟延迟相位确定方法。
[0013]又一方面，本专利技术实施例提供了一种存储介质，所述存储介质为非易失性存储器且存储有计算机程序，所述计算机程序用于执行如前述任意一项所述的采样时钟延迟相位确定方法。
[0014]由上可知，本专利技术上述多个技术方案可以具有如下一个或多个有益效果：本专利技术实施例提供的采样时钟延迟相位确定方法通过根据所述当前相位、所述参考时钟信号和所述并行数据自动确定数据的目标延迟相位，以得到最佳采用相位。此外，简化了时钟系统的复杂度和电路，增加系统可靠性。
附图说明
[0015]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术第一实施例提供的一种采样时钟延迟相位确定方法的流程示意图。
[0017]图2为图1中示出的步骤S60的详细流程示意图。
[0018]图3为图2中示出的步骤S630的详细流程示意图。
[0019]图4为图2中示出的步骤S650的详细流程示意图。
[0020]图5为本专利技术第一实施例涉及的一种可编程逻辑器件的结构示意图。
[0021]图6为图5中的相位确定单元的的状态流程示意图。
[0022]图7为本专利技术第二实施例的采样时钟延迟相位确定装置的结构示意图。
[0023]图8为图7中示出的相位确定模块的结构示意图。
[0024]图9为图8中示出的相位范围确定单元的结构示意图本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种采样时钟延迟相位确定方法，其特征在于，包括：获取参考时钟信号和发送端设备发出的低压差分信号；对所述低压差分信号进行转换处理得到单端信号；根据当前相位对所述单端信号进行延迟处理得到串行数据；对所述参考时钟信号进行缓冲处理得到高速采样时钟信号；根据所述高速采样时钟信号转换所述串行数据得到并行数据；根据所述当前相位、所述参考时钟信号和所述并行数据确定所述延迟处理的目标延迟相位。2.根据权利要求1所述的采样时钟延迟相位方法，其特征在于，所述根据所述当前相位、所述参考时钟信号和所述并行数据确定所述延迟处理的目标延迟相位包括：对所述参考时钟信号进行降频处理得到并行数据时钟信号；根据所述当前相位、所述并行数据时钟信号和所述并行数据确定多个延迟相位范围；以及根据所述多个延迟相位范围确定所述目标延迟相位。3.根据权利要求2所述的采样时钟延迟相位确定方法，其特征在于，根据所述当前相位、所述并行数据时钟信号和所述并行数据确定多个延迟相位范围包括：在相邻两个所述并行数据时钟信号周期内分别获取所述当前相位下的第一并行数据和第二并行数据，组合所述第一并行数据和所述第二并行数据得到第一组合并行数据，比对所述第一组合并行数据和参考数据得到第一比对结果，当所述第一比对结果表示所述当前相位正确时，正确相位数量值计数加1；重复直到所述正确相位数量值达到第一阈值，根据相位调整步长调整所述当前相位得到第一调整相位，且清零所述正确相位数量值；以所述第一调整相位作为当前相位，重复前两个步骤直到接收到循环结束指令，得到包括所述第一调整相位在内的多个延迟相位范围。4.根据权利要求2所述的采样时钟延迟相位确定方法，其特征在于，所述根据所述多个延迟相位范围确定所述目标延迟相位包括：获取所述多个延迟相位范围宽度最大的延迟相位范围的最大延迟相位和最小延迟相位；以及根据所述最大延迟相位和最小延迟相位确定所述目标延迟相位。5.一种采样时钟延迟相位确定装置，其特征在于，包括：信号获取模块，用于获取参考时钟信号和发送端设备发出的低压差分信号；第一信号转换模块，用于对所述低压差分信号进行转换处理得到单端信号；延迟处理模块，用于对所述单端信号进行延迟处理得到串行数据；缓冲处理模块，用于对...
【专利技术属性】
技术研发人员：刘兴宗，包朝伟，彭祥吉，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。