基于外部晶振的时钟校正方法、装置及电能表制造方法及图纸

本发明专利技术涉及一种基于外部晶振的时钟校正方法、装置及电能表。其中，基于外部晶振的时钟校正方法，包括步骤：在外部晶振处于正常工作状态时，获取内部振荡器在外部晶振的单位计数值下对应的第一计数值；获取外部晶振的第一频率和内部振荡器的第二频率，并根据第一频率和第二频率，得到第二计数值；根据第一计数值和第二计数值，对内部振荡器进行校正。上述方法，在外部晶振处于正常工作状态时，采用控制器的内部振荡器作为系统时钟，然后获取内部振荡器在外部晶振的单位计数值下对应的第一计数值，根据第一计数值以及理论的第二计数值，对内部振荡器进行校正，能够提高电能表上电的响应速度，提高时钟的准确度，且在外部晶振停振时，电能表仍然正常运行。能表仍然正常运行。能表仍然正常运行。

【技术实现步骤摘要】
基于外部晶振的时钟校正方法、装置及电能表


[0001]本专利技术涉及电能表领域，特别是涉及一种基于外部晶振的时钟校正方法、装置及电能表。

技术介绍

[0002]时钟系统是智能电能表的重要硬件组成部分，它为整个电能表的软件功能运转提供稳定的时钟节拍，从而保证程序稳定、有序的运行。而时钟系统的核心就是晶体振荡器，它具有极高的稳定性和准确性。而随着用电环境的日趋复杂，用户对电能表的稳定性也提出了更高的要求。例如，更快的通信速度，更准确的时间，更加灵敏的电压，电流数值采集，更加准确的电能计量等等。而这些功能的实现，都离不开晶体精确的时钟信号。
[0003]目前，专利技术人发现传统技术中存在电能表上电响应速度慢等问题。

技术实现思路

[0004]基于此，有必要提供一种提高电能表上电响应速度的基于外部晶振的时钟校正方法、装置及电能表。
[0005]为了实现上述目的，一方面，本申请实施例提供了一种基于外部晶振的时钟校正方法，包括步骤：
[0006]在外部晶振处于正常工作状态时，获取内部振荡器在外部晶振的单位计数值下对应的第一计数值；
[0007]获取外部晶振的第一频率和内部振荡器的第二频率，并根据第一频率和第二频率，得到第二计数值；
[0008]根据第一计数值和第二计数值，对内部振荡器进行校正。
[0009]在其中一个实施例中，还包括步骤：
[0010]将外部晶振配置为第一定时器的时钟源，且将内部振荡器配置为第二定时器的时钟源；
[0011]获取内部振荡器在外部晶振的单位计数值下对应的第一计数值的步骤，包括：
[0012]在第一定时器到达预设计数周期时，获取第二定时器对应的第一计数值。
[0013]在其中一个实施例中，根据第一频率和第二频率，得到第二计数值的步骤，包括：
[0014]获取外部晶振的第一分频数，以及内部振荡器的第二分频数；
[0015]基于第一频率、第二频率、第一分频数和第二分频数，得到第二计数值；
[0016]根据第一频率和第二频率，得到第二计数值的步骤，包括：
[0017]获取外部晶振的第一倍频数，以及内部振荡器的第二倍频数；
[0018]基于第一频率、第二频率、第一倍频数和第二倍频数，得到第二计数值。
[0019]在其中一个实施例中，根据第一计数值和第二计数值，对内部振荡器进行校正的步骤，包括：
[0020]基于第一频率和第二频率，得到单位偏差数；
[0021]获取第一计数值和第二计数值的差值，并将差值和单位偏差数的商确定为寄存器调整值；
[0022]基于寄存器调整值，降低或增大控制器的寄存器的数值。
[0023]在其中一个实施例中，基于第一频率和第二频率，得到单位偏差数的步骤中，基于以下公式得到单位偏差数：
[0024]D＝t％f2n1/f1；
[0025]其中，D为单位偏差数；t％为寄存器每调整最低有效位的频率，内部振荡器对应的频率变化比例；f1为外部晶振的频率；f2为内部振荡器的频率；n1为外部晶振的分频数。
[0026]在其中一个实施例中，在降低或增大控制器的寄存器的数值的步骤之后，还包括：
[0027]返回执行获取内部振荡器在外部晶振的单位计数值下对应的第一计数值的步骤直至发生预设事件；其中，预设事件包括寄存器调整值为0，或返回执行获取第一计数值的步骤的次数达到预设值。
[0028]在其中一个实施例中，基于寄存器调整值，降低或增大控制器的寄存器的数值，包括：
[0029]在寄存器调整值大于零的情况下，降低控制器的寄存器的数值；
[0030]在寄存器调整值小于零的情况下，增大控制器的寄存器的数值。
[0031]一方面，本专利技术实施例提供了基于外部晶振的时钟校正装置，包括：
[0032]第一计数值获取模块，用于在外部晶振处于正常工作状态时，获取内部振荡器在外部晶振的单位计数值下对应的第一计数值；
[0033]第二计数值获取模块，用于获取外部晶振的第一频率和内部振荡器的第二频率，并根据第一频率和第二频率，得到第二计数值；
[0034]校正模块，用于根据第一计数值和第二计数值，对内部振荡器进行校正。
[0035]一方面，本专利技术实施例还提供了一种电能表，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述方法的步骤。
[0036]另一方面，本专利技术实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述方法的步骤。
[0037]上述技术方案中的一个技术方案具有如下优点和有益效果：
[0038]上述基于外部晶振的时钟校正方法，在外部晶振处于正常工作状态时，采用控制器的内部振荡器作为系统时钟，然后获取内部振荡器在外部晶振的单位计数值下对应的第一计数值，根据第一计数值以及理论的第二计数值，对内部振荡器进行校正，能够提高电能表上电的响应速度，提高时钟的准确度，且在外部晶振停振的情况下，电能表仍然可以正常运行。
附图说明
[0039]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0040]为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0041]图1为一实施例中基于外部晶振的时钟校正方法的第一示意性流程图；
[0042]图2为一实施例中根据第一频率和第二频率，得到第二计数值的步骤的第一示意性流程图；
[0043]图3为一实施例中根据第一频率和第二频率，得到第二计数值的步骤的第二示意性流程图；
[0044]图4为一实施例中根据第一计数值和第二计数值，对内部振荡器进行校正的步骤的流程图；
[0045]图5为一实施例中基于外部晶振的时钟校正方法的第二示意性流程图；
[0046]图6为一实施例中基于外部晶振的时钟校正装置的框图。
具体实施方式
[0047]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
[0048]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
[0049]在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身并没有特定的意义。因此，“模块”与“部件”可以混合地使用。
[0050]可以理解，以下实施例中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于外部晶振的时钟校正方法，其特征在于，包括步骤：在外部晶振处于正常工作状态时，获取内部振荡器在外部晶振的单位计数值下对应的第一计数值；获取所述外部晶振的第一频率和所述内部振荡器的第二频率，并根据所述第一频率和所述第二频率，得到第二计数值；根据所述第一计数值和所述第二计数值，对所述内部振荡器进行校正。2.根据权利要求1所述的基于外部晶振的时钟校正方法，其特征在于，还包括步骤：将所述外部晶振配置为第一定时器的时钟源，且将所述内部振荡器配置为第二定时器的时钟源；获取内部振荡器在外部晶振的单位计数值下对应的第一计数值的步骤，包括：在所述第一定时器到达预设计数周期时，获取所述第二定时器对应的第一计数值。3.根据权利要求2所述的基于外部晶振的时钟校正方法，其特征在于，根据所述第一频率和所述第二频率，得到第二计数值的步骤，包括：获取所述外部晶振的第一分频数，以及所述内部振荡器的第二分频数；基于所述第一频率、所述第二频率、第一分频数和所述第二分频数，得到所述第二计数值；根据所述第一频率和所述第二频率，得到第二计数值的步骤，包括：获取所述外部晶振的第一倍频数，以及所述内部振荡器的第二倍频数；基于所述第一频率、所述第二频率、第一倍频数和所述第二倍频数，得到所述第二计数值。4.根据权利要求1所述的基于外部晶振的时钟校正方法，其特征在于，根据所述第一计数值和所述第二计数值，对所述内部振荡器进行校正的步骤，包括：基于所述第一频率和所述第二频率，得到单位偏差数；获取所述第一计数值和第二计数值的差值，并将所述差值和所述单位偏差数的商确定为寄存器调整值；基于所述寄存器调整值，降低或增大所述控制器的寄存器的数值。5.根据权利要求4所述的基于外部晶振的时钟校正方法，其特征在于，基于所述第一频率和所述第二频...

【专利技术属性】
技术研发人员：尹西科，贺岩，贾斌，张发忠，卢志强，樊尊皓，朱玉燕，刘占峰，马金臣，
申请(专利权)人：烟台东方威思顿电力设备有限公司，
类型：发明
国别省市：