半导体器件制造技术

一种半导体器件可以包括：多个栅电极层，在垂直于衬底的上表面的第一方向上堆叠；多个沟道结构，穿透多个栅电极层，并沿第一方向延伸；多个第一隔离结构，沿平行于衬底的上表面的第二方向延伸，并将多个栅电极层划分为多个块；以及多个第二隔离结构，在多个块中的每一个内沿第二方向延伸。多个第一隔离结构中的每一个可以仅包括第一竖直绝缘层，并且多个第二隔离结构中的至少一个可以包括第二竖直绝缘层和导电层。层和导电层。层和导电层。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年12月10日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0176267的优先权，其全部公开通过引用合并于此。


[0003]本公开的示例实施例涉及一种半导体器件。

技术介绍

[0004]半导体器件可以包括设置有写入数据的存储单元的单元区和设置有控制单元区的电路的外围电路区。单元区中的存储单元可以被划分为多个块，并且擦除操作可以以块为单位来执行。随着编程操作和擦除操作的执行次数增加，包括在块中的存储单元的性质可能劣化，并且因此，半导体器件的性能可能劣化。

技术实现思路

[0005]本公开的示例实施例提供了一种半导体器件，该半导体器件可以通过在设置于块内的隔离结构中包括导电层、并通过将电压和/或电流施加到导电层而生成热，来补偿设置于块中的存储单元的性质劣化。
[0006]根据本公开的示例实施例，一种半导体器件可以包括：多个栅电极层，在垂直于衬底的上表面的第一方向上堆叠；多个沟道结构，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：多个栅电极层，在垂直于衬底的上表面的第一方向上堆叠；多个沟道结构，穿透所述多个栅电极层，并沿所述第一方向延伸；多个第一隔离结构，沿第二方向延伸，并将所述多个栅电极层划分为多个块，所述第二方向平行于所述衬底的上表面；以及多个第二隔离结构，在所述多个块中的每个块内沿所述第二方向延伸，其中所述多个第一隔离结构中的每个第一隔离结构仅包括第一竖直绝缘层，并且所述多个第二隔离结构中的至少一个第二隔离结构包括第二竖直绝缘层和导电层。2.根据权利要求1所述的半导体器件，其中，所述第二竖直绝缘层在第三方向上在所述多个栅电极层的至少一部分和所述导电层之间，并且所述第三方向与所述第二方向相交，并且平行于所述衬底的上表面。3.根据权利要求1所述的半导体器件，其中，所述第二竖直绝缘层在所述第一方向上的长度比所述导电层在所述第一方向上的长度长。4.根据权利要求3所述的半导体器件，其中，所述导电层的下表面在所述第一方向上设置在所述多个栅电极层中的最下面的栅电极层的上表面上方。5.根据权利要求3所述的半导体器件，其中，所述多个栅电极层提供在所述第一方向上顺序地堆叠的至少一条地选择线、多条字线和至少一条串选择线，其中，所述导电层的下表面在所述第一方向上设置在所述多条字线中的最下面的字线的下表面与所述至少一条地选择线的上表面之间。6.根据权利要求1所述的半导体器件，其中，所述导电层包括第一导电区、第二导电区和第三导电区，其中，所述第一导电区和所述第二导电区沿所述第二方向延伸并彼此平行，并且所述第三导电区将所述第一导电区连接到所述第二导电区，并且其中，所述多个第二隔离结构中的至少一个第二隔离结构还包括设置在所述第一导电区和所述第二导电区之间的第三竖直绝缘层。7.根据权利要求6所述的半导体器件，其中，所述第一导电区和所述第二导电区中的每一个在所述第一方向上的长度比所述第三导电区在所述第一方向上的长度长。8.根据权利要求1所述的半导体器件，其中，所述第二竖直绝缘层包括在与所述第二方向相交并平行于所述衬底的上表面的第三方向上与所述导电层接触的第一绝缘区、以及在所述第一方向上与所述导电层接触的第二绝缘区，并且其中，所述第一绝缘区在所述第三方向上的宽度小于所述第二绝缘区在所述第一方向上的厚度。9.根据权利要求1所述的半导体器件，其中，所述第一竖直绝缘层和所述第二竖直绝缘层包括相同的绝缘材料。10.根据权利要求1所述的半导体器件，其中，所述第一竖直绝缘层包括所述多个第一隔离结构中的至少一个第一隔离结构中的气隙。
11.根据权利要求1所述的半导体器件，其中，所述第一竖直绝缘层在所述第二方向上的长度比所述导电层在所述第二方向上的长度长。12.一种半导体器件，包括：单元区，包括多个栅电极层和多个第一隔离...

【专利技术属性】
技术研发人员：宋英杰，昔浚荣，吴银珠，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：