半导体器件和包括半导体器件的数据存储系统技术方案

一种半导体器件，包括：堆叠结构，包括栅极堆叠区和虚设堆叠区；竖直存储器结构，穿透栅极堆叠区；以及第一竖直虚设结构，穿透虚设堆叠区的一部分，其中，栅极堆叠区包括彼此交替且重复地堆叠的层间绝缘层和栅极层，虚设堆叠区包括彼此交替且重复地堆叠的虚设绝缘层和虚设水平层，虚设水平层中的至少一个和栅极层中的至少一个包括彼此不同的材料，竖直存储器结构的上表面位于比第一竖直虚设结构的上表面高的高度处，并且位于比第一竖直虚设结构高的高度处的最下虚设上水平层与第一竖直虚设结构重叠。结构重叠。结构重叠。

【技术实现步骤摘要】
半导体器件和包括半导体器件的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年12月1日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0170241的优先权，其全部公开内容通过引用并入本文以用于所有目的。


[0003]实施例涉及半导体器件和包括半导体器件的数据存储系统。

技术介绍

[0004]需要数据存储的电子系统可以使用可以存储大容量数据的半导体器件。因此，已经考虑了一种用于增加半导体器件的数据存储容量的方法。

技术实现思路

[0005]实施例可以通过提供半导体器件来实现，该半导体器件包括：堆叠结构，包括栅极堆叠区和虚设堆叠区；竖直存储器结构，在竖直方向上穿透栅极堆叠区；以及第一竖直虚设结构，在竖直方向上穿透虚设堆叠区的至少一部分，其中，栅极堆叠区包括在竖直方向上彼此交替且重复地堆叠的层间绝缘层和栅极层，虚设堆叠区包括在竖直方向上彼此交替且重复地堆叠的虚设绝缘层和虚设水平层，虚设水平层中的至少一个和栅极层中的至少一个包括彼此不同的材本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：堆叠结构，包括栅极堆叠区和虚设堆叠区；竖直存储器结构，在竖直方向上穿透所述栅极堆叠区；以及第一竖直虚设结构，在所述竖直方向上穿透所述虚设堆叠区的至少一部分，其中：所述栅极堆叠区包括在所述竖直方向上彼此交替且重复地堆叠的层间绝缘层和栅极层，所述虚设堆叠区包括在所述竖直方向上彼此交替且重复地堆叠的虚设绝缘层和虚设水平层，所述虚设水平层中的至少一个虚设水平层和所述栅极层中的至少一个栅极层包括彼此不同的材料，所述竖直存储器结构的上表面位于比所述第一竖直虚设结构的上表面高的高度处，并且所述虚设水平层中的位于比所述第一竖直虚设结构高的高度处的最下虚设上水平层与所述第一竖直虚设结构重叠。2.根据权利要求1所述的半导体器件，其中：所述虚设堆叠区的一部分具有阶梯形状，所述第一竖直虚设结构穿透所述虚设堆叠区的具有所述阶梯形状的部分，并且所述虚设水平层中的位于比所述最下虚设上水平层高的高度处的至少两个虚设水平层不与所述第一竖直虚设结构重叠。3.根据权利要求1所述的半导体器件，还包括：边缘堆叠结构，与所述堆叠结构间隔开；第二竖直虚设结构，穿透所述边缘堆叠结构；以及边缘水平层，与所述第二竖直虚设结构重叠，其中：所述边缘堆叠结构包括彼此交替且重复地堆叠的边缘绝缘层和边缘水平层，所述第二竖直虚设结构具有与所述第一竖直虚设结构的截面结构相同的截面结构，所述边缘水平层位于与所述最下虚设上水平层相同的高度处，并且所述边缘水平层包括与所述最下虚设上水平层的至少一部分相同的材料。4.根据权利要求1所述的半导体器件，其中：所述竖直存储器结构包括：绝缘芯区，在穿透所述栅极堆叠区的沟道孔中；沟道层，覆盖所述绝缘芯区的至少侧表面；数据存储结构，覆盖所述沟道层的至少外侧表面；以及焊盘图案，在所述绝缘芯区上并与所述沟道层接触，并且所述第一竖直虚设结构包括：虚设图案，在穿透所述虚设堆叠区的一部分的虚设孔中；以及虚设衬层，覆盖所述虚设图案的至少侧表面，所述虚设图案包括与所述绝缘芯区的材料不同的材料，并且所述虚设衬层包括与所述沟道层的材料不同的材料。5.根据权利要求1所述的半导体器件，其中：所述堆叠结构包括：
下堆叠结构，包括下栅极堆叠区和虚设下堆叠区；以及上堆叠结构，包括位于所述下栅极堆叠区上的上栅极堆叠区和位于所述虚设下堆叠区上的虚设上堆叠区，所述下栅极堆叠区包括彼此交替且重复地堆叠的下层间绝缘层和下栅极层，所述虚设下堆叠区包括彼此交替且重复地堆叠的虚设下绝缘层和虚设下水平层，所述上栅极堆叠区包括彼此交替且重复地堆叠的上层间绝缘层和上栅极层，所述虚设上堆叠区包括彼此交替且重复地堆叠的虚设上绝缘层和虚设上水平层，所述层间绝缘层包括所述下层间绝缘层和所述上层间绝缘层，所述栅极层包括所述下栅极层和所述上栅极层，所述虚设绝缘层包括所述虚设下绝缘层和所述虚设上绝缘层，所述虚设水平层包括所述虚设下水平层和所述虚设上水平层，并且所述最下虚设上水平层是所述虚设上水平层中的最下层。6.根据权利要求5所述的半导体器件，其中：所述虚设下水平层的端部被布置为阶梯形状，所述虚设上水平层的端部被布置为阶梯形状，所述栅极层包括第一导电材料，所述虚设下水平层中的至少一个虚设下水平层包括与所述第一导电材料不同的第一绝缘材料，并且所述第一竖直虚设结构的侧表面与所述虚设下水平层的所述第一绝缘材料接触。7.根据权利要求6所述的半导体器件，其中：所述虚设上水平层中的至少一个虚设上水平层包括所述第一绝缘材料，并且所述最下虚设上水平层与所述第一竖直虚设结构的上表面接触。8.根据权利要求5所述的半导体器件，还包括位于所述最下虚设上水平层的一部分上的附加绝缘层，其中：所述最下虚设上水平层包括第一区和第二区，其中，在所述第一区中，所述最下虚设上水平层与所述虚设上水平层中的位于比所述最下虚设上水平层高的高度处的虚设上水平层重叠，并且在所述第二区中，所述最下虚设上水平层不与所述虚设上水平层中的设置在比所述最下虚设上水平层高的高度处的虚设上水平层重叠，所述附加绝缘层与所述最下虚设上水平层的所述第二区的上表面接触，并且所述附加绝缘层的侧表面与所述最下虚设上水平层的侧表面对齐。9.根据权利要求1所述的半导体器件，还包括：下部结构；以及栅极接触插塞，其中：存储单元区、栅极连接区和虚设区限定在所述下部结构上，所述存储单元区是设置有所述栅极堆叠区和所述竖直存储器结构的区域，所述栅极连接区是所述栅极层从所述存储单元区延伸并且所述栅极层的栅极焊盘被布置为阶梯形状的区域，所述虚设区是设置有所述虚设堆叠区和所述第一竖直虚设结构的区域，
所述栅极层的所述栅极焊盘与所述栅极接触插塞接触，所述栅极连接区设置在所述存储单元区的第一方向上，所述虚设区设置在所述存储单元区的第二方向上，并且所述第二方向垂直于所述第一方向。10.根据权利要求9所述的半导体器件，其中：所述栅极焊盘中的下栅极焊盘具有第一厚度，并且所述栅极焊盘中的位于比所述下栅极焊盘高的高度处的上栅极焊盘中的至少一个上栅极焊盘具有大于所述第一厚度的第二厚度。11.根据权利要求9所述的半导体器件，其中：所述下部结构包括衬底、所述衬底上的外围电路、以及所述外围电路上的图案结构，所述竖直存储器结构和所述第一竖直虚设结构与所述图案结构接触，所述竖直存储器结构包括：绝缘芯区，在穿透所述栅极堆叠区的沟道...

【专利技术属性】
技术研发人员：李承敏，金宽容，柳志桓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：