半导体装置制造方法及图纸

提供了一种半导体装置。所述半导体装置包括：存储器单元区域，包括设置在第一半导体基底上的多个存储器单元，并且包括在第一半导体基底上彼此间隔开地堆叠的栅电极和穿过栅电极且连接到第一半导体基底的沟道结构；外围电路区域，包括具有第一导电类型杂质的第二半导体基底，并且包括控制多个存储器单元的外围电路，第二半导体基底具有在与第一半导体基底的上表面垂直的第一方向上面对第一半导体基底的上表面，其中，外围电路包括形成在第二半导体基底中的多个阱区域、设置在多个阱区域之间并且包括第一导电类型杂质的离子注入区域和多个天线二极管，多个天线二极管中的至少一个在第一方向上与离子注入区域叠置。在第一方向上与离子注入区域叠置。在第一方向上与离子注入区域叠置。

【技术实现步骤摘要】
半导体装置
[0001]本申请要求于2021年11月26日在韩国知识产权局提交的第10
‑
2021
‑
0165699号韩国专利申请和于2021年12月30日在韩国知识产权局提交的第10
‑
2021
‑
0192680号韩国专利申请的权益和优先权，这个两个韩国专利申请的公开内容通过引用全部包含于此。


[0002]本专利技术构思涉及一种半导体装置。

技术介绍

[0003]半导体装置制造工艺包括多个单元工艺，并且已经提出了各种方法来在进行多个单元工艺的同时保护已经形成的半导体装置。为了在单元工艺中使对已经形成的半导体装置的损坏最小化，可以在半导体基底上另外地形成各种保护元件。例如，半导体装置被制造为在半导体基底的预定区域中包括晶体管和天线二极管。天线二极管在半导体装置的制造工艺期间通过自然地向半导体基底发射等离子体离子来保护晶体管免受等离子体损坏。然而，考虑到应在有限的区域中布置尽可能多的半导体元件，半导体装置的集成度可能由于保护元件的布置而降低，或者设计的自由度可能由于金属布线的复杂性的增加而降低。

技术实现思路

[0004]本专利技术构思的一方面是提供一种集成半导体装置，在该集成半导体装置中，天线二极管形成在离子注入区域上方，从而使多个阱区域之间的间隙的增加最小化并且降低金属布线的复杂性。
[0005]根据本专利技术构思的一方面，半导体装置包括：存储器单元区域，包括设置在第一半导体基底上的多个存储器单元，并且包括在第一半导体基底上彼此间隔开地堆叠的栅电极和穿过栅电极并且连接到第一半导体基底的沟道结构；外围电路区域，包括具有第一导电类型杂质的第二半导体基底，并且包括控制多个存储器单元的外围电路，第二半导体基底具有在与第一半导体基底的上表面垂直的第一方向上面对第一半导体基底的上表面的上表面，其中，外围电路包括多个阱区域、离子注入区域和多个天线二极管，多个阱区域形成在第二半导体基底中，离子注入区域设置在多个阱区域之间并且包括第一导电类型杂质，并且多个天线二极管中的至少一个在第一方向上与离子注入区域叠置。
[0006]根据本专利技术构思的另一方面，半导体装置包括：多个阱区域，形成在包括第一导电类型杂质的半导体基底上，并且包括第一阱区域和第二阱区域，第一阱区域包括第一导电类型杂质，第二阱区域包括与第一导电类型杂质不同的第二导电类型杂质；离子注入区域，设置在多个阱区域之间并且包括第一导电类型杂质；多个天线二极管，包括形成在第一阱区域中的第一天线二极管和设置在离子注入区域上的第二天线二极管；以及多个晶体管，多个晶体管中的每个由包括在多个阱区域中的有源区域和形成在有源区域上的栅极结构限定。
[0007]根据本专利技术构思的另一方面，半导体装置包括：多个阱区域，形成在包括第一导电
类型杂质的半导体基底中；离子注入区域，设置在多个阱区域之间并且包括第一导电类型杂质；多个天线二极管，多个天线二极管中的至少一个设置在离子注入区域上；以及多个晶体管，多个晶体管中的每个由包括在多个阱区域中的有源区域和形成在有源区域上的栅极结构限定，栅极结构通过金属布线电连接到多个天线二极管之中的最相邻的天线二极管。
附图说明
[0008]通过以下结合附图进行的详细描述，将更清楚地理解本专利技术构思的以上和其它方面、特征及优点，在附图中：
[0009]图1是其中设置有天线二极管的半导体装置的俯视图；
[0010]图2是示出用于在半导体装置中设置天线二极管的方法的视图；
[0011]图3是根据图2中所示的方法将天线二极管设置在其中的半导体装置的示意性剖视图；
[0012]图4是示出在根据本专利技术构思的实施例的半导体装置中可能出现的问题的视图；
[0013]图5是根据示例实施例的半导体装置的剖视图；
[0014]图6是根据其中设置有天线二极管的示例实施例的半导体装置的俯视图；
[0015]图7是示出根据本专利技术构思的实施例的用于在半导体装置中设置天线二极管的方法的视图；
[0016]图8是示意性示出根据图7中所示的方法将天线二极管设置在其中的半导体装置的剖视图；
[0017]图9是示出根据本专利技术构思的实施例的半导体装置的剖视图；
[0018]图10是示出根据本专利技术构思的实施例的半导体装置的剖视图；
[0019]图11是示出根据本专利技术构思的实施例的半导体装置的应用示例的俯视图；
[0020]图12至图14是示出包括在根据本专利技术构思的实施例的半导体装置中的天线二极管的特性的图；以及
[0021]图15是示出根据示例实施例的包括半导体装置的电子装置的框图。
具体实施方式
[0022]在下文中，将参照附图描述本专利技术构思的示例实施例。
[0023]图1是其中设置有天线二极管的半导体装置的俯视图。
[0024]参照图1，半导体装置1可以包括多个区域10、20、30和40。在多个区域10、20、30和40之中，相邻的区域10、20、30和40可以包括掺杂有不同导电类型的杂质的阱区域12、22、32和42。例如，第一区域10和第四区域40可以包括其中形成有NMOS晶体管的P阱区域，并且第二区域20和第三区域30可以包括其中形成有PMOS晶体管的N阱区域。然而，这仅是示例实施例，本专利技术构思不限于此。
[0025]多个区域10、20、30和40可以包括用于防止由于多个阱区域12、22、32和42之间的干扰而发生击穿电压的离子注入区域11、21、31和41。离子注入区域11、21、31和41可以形成为围绕多个阱区域12、22、32和42。
[0026]半导体装置的离子注入区域11、21、31和41可以通过将第一导电类型杂质集中地掺杂到掺杂有第一导电类型杂质的半导体基底中的方法来形成。在这种情况下，离子注入
区域11、21、31和41的掺杂浓度可以高于半导体基底的掺杂浓度。例如，第一导电类型杂质可以是P型掺杂剂，并且当半导体基底是P掺杂时，离子注入区域11、21、31和41可以是P+掺杂。然而，这仅是示例实施例，本专利技术构思不限于此。
[0027]多个阱区域12、22、32和42可以包括其中可以形成多个半导体元件的元件区域13、23、33和43。形成在元件区域13、23、33和43中的多个半导体元件的类型可以由分别形成在多个区域10、20、30和40中的阱区域12、22、32和42的导电类型确定。
[0028]多个半导体元件可以包括具有栅极结构和有源区域的晶体管。栅极结构可以在与其上形成有半导体装置1的半导体基底的上表面垂直的第一方向(例如，Z方向)上竖立。为了防止栅极结构在形成有源区域和栅极结构之后执行的后续工艺中塌陷，栅极结构可能必须以预定的参考间隔设置。此外，连接到栅极结构的天线二极管可以设置在半导体装置1中，以防止在使用等离子体等的蚀刻工艺中发生的对栅极结构的损坏。
[0029]天线二极管可以将在半导体制造工艺期间累积以形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：存储器单元区域，包括设置在第一半导体基底上的多个存储器单元，并且包括在第一半导体基底上彼此间隔开地堆叠的栅电极和穿过栅电极并且连接到第一半导体基底的沟道结构；外围电路区域，包括具有第一导电类型杂质的第二半导体基底，并且包括控制所述多个存储器单元的外围电路，第二半导体基底具有在与第一半导体基底的上表面垂直的第一方向上与第一半导体基底的上表面面对的上表面，其中，外围电路包括多个阱区域、离子注入区域和多个天线二极管，所述多个阱区域形成在第二半导体基底中，离子注入区域设置在所述多个阱区域之间并且包括第一导电类型杂质，并且所述多个天线二极管中的至少一个在第一方向上与离子注入区域叠置。2.根据权利要求1所述的半导体装置，其中，所述多个阱区域包括第一阱区域和第二阱区域，第一阱区域包括第一导电类型杂质，第二阱区域包括与第一导电类型杂质不同的第二导电类型杂质。3.根据权利要求2所述的半导体装置，其中，所述多个天线二极管包括形成在第一阱区域中的第一天线二极管和设置在所述多个阱区域之间的第二天线二极管。4.根据权利要求1所述的半导体装置，其中，所述多个天线二极管包括与第一导电类型杂质不同的第二导电类型杂质。5.根据权利要求1所述的半导体装置，其中，离子注入区域的掺杂浓度高于所述多个阱区域的掺杂浓度。6.根据权利要求1所述的半导体装置，其中，包括在离子注入区域中的第一导电类型杂质的浓度根据位置而不同。7.根据权利要求1所述的半导体装置，其中，离子注入区域在与第一方向垂直的第二方向上连续地设置在所述多个阱区域之间。8.根据权利要求1所述的半导体装置，其中，栅极氧化物层设置在第二半导体基底上，并且设置在所述多个天线二极管中的任意一个天线二极管上的栅极氧化物层的厚度不同于设置在所述多个天线二极管中的另一个天线二极管上的栅极氧化物层的厚度。9.根据权利要求8所述的半导体装置，其中，所述多个天线二极管连接到穿过栅极氧化物层的接触件，并且接触件通过金属布线电连接到与接触件相邻的晶体管的栅极结构。10.根据权利要求9所述的半导体装置，其中，所述多个天线二极管使在通过金属布线连接到对应的天线二极管的晶体管附近累积的等离子体离...

【专利技术属性】
技术研发人员：李先健，金仁模，金秀贞，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：