【技术实现步骤摘要】
非易失性存储器装置
[0001]本申请基于并要求于2022年2月3日在韩国知识产权局提交的第10
‑
2022
‑
0014358号韩国专利申请和于2021年11月30日在韩国知识产权局提交的第10
‑
2021
‑
0167872号韩国专利申请的优先权，这些韩国专利申请的公开内容通过引用全部包含于此。
[0002]公开涉及一种非易失性存储器装置，更具体地涉及一种具有竖直地堆叠的晶体管的非易失性存储器装置。
技术介绍
[0003]非易失性存储器装置可能需要高的速度以及高水平的集成度，以在较短的时间内处理更多的数据。为了提高非易失性存储器装置的集成度并提高非易失性存储器装置的存储容量，可以增加包括在非易失性存储器装置中的多个存储器块中的每个中所包括的沟道结构的数量。然而，随着包括存储器单元的沟道结构的数量增加，用于感测存储在存储器单元中的值的页缓冲器的数量也会增加。当页缓冲器的数量增加时，非易失性存储器装置的外围电路区域的尺寸会变大。
技术实现思路
...
【技术保护点】
【技术特征摘要】
1.一种非易失性存储器装置，所述非易失性存储器装置包括：第一半导体结构，包括第一半导体基底、设置在第一半导体基底上的存储器单元区域以及设置在存储器单元区域上的第一金属垫，存储器单元区域包括多个存储器单元，所述多个存储器单元包括彼此间隔开地堆叠的栅电极以及穿过栅电极并连接到第一半导体基底的沟道结构；第二半导体结构，包括第二半导体基底、设置在第二半导体基底上的页缓冲器以及键合到第一金属垫的第二金属垫；以及第三半导体结构，包括第三半导体基底、设置在第三半导体基底上的缓冲存储器和外围电路以及通过穿过第三半导体基底的第一连接结构连接到外围电路的第三金属垫，其中，第二半导体结构通过穿过第二半导体基底的第二连接结构连接到第三半导体结构，页缓冲器包括多个垂直晶体管，其中，所述多个垂直晶体管中的每个垂直晶体管包括沿第一方向顺序地堆叠的源极区域、沟道区域和漏极区域，并且其中，第一半导体结构、第二半导体结构和第三半导体结构在第一方向上连接。2.根据权利要求1所述的非易失性存储器装置，其中，第二半导体结构还包括行解码器，并且其中，页缓冲器设置在行解码器的两侧。3.根据权利要求2所述的非易失性存储器装置，其中，行解码器包括各自包括沿第一方向顺序地堆叠的源极区域、沟道区域和漏极区域的多个垂直晶体管。4.根据权利要求1所述的非易失性存储器装置，其中，页缓冲器包括直接连接到所述多个存储器单元的感测页缓冲器以及与感测页缓冲器串联连接的至少一个通用页缓冲器。5.根据权利要求4所述的非易失性存储器装置，其中，感测页缓冲器和所述至少一个通用页缓冲器对应于所述多个存储器单元中的每个存储器单元，并且其中，感测页缓冲器在第一方向上设置在所述至少一个通用页缓冲器旁边。6.根据权利要求5所述的非易失性存储器装置，其中，所述至少一个通用页缓冲器之中的距感测页缓冲器最远的通用页缓冲器连接到位线。7.根据权利要求5所述的非易失性存储器装置，其中，所述至少一个通用页缓冲器之中的距感测页缓冲器最远的通用页缓冲器连接到用于控制数据传输的控制线，并且其中，包括在第三半导体结构中的缓冲存储器连接在控制线与位线之间。8.根据权利要求7所述的非易失性存储器装置，其中，缓冲存储器包括各自包括沿第一方向顺序地堆叠的源极区域、沟道区域和漏极区域的多个垂直晶体管。9.根据权利要求1所述的非易失性存储器装置，其中，从所述非易失性存储器装置的外部接收的数据存储在缓冲存储器中，然后通过页缓冲器编程到所述多个存储器单元中的至少一个存储器单元中，并且其中，所述非易失性存储器装置被配置为根据所述数据的特性来确定是否使所述数据经过缓冲存储器。10.根据权利要求9所述的非易失性存储器装置，其中，基于缓冲存储器充满数据，从所述非易失性存储器装置的外部接收的所述数据在不经过缓冲存储器的情况下存储在所述多个存储器单元中的所述至少一个存储器单元中。
11.根据权利要求1所述的非易失性存储器装置，其中，页缓冲器包括连接在所述多个存储器单元与位线之间的感测页缓冲器。12.根据权利要求11所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。