一种电路板的制造方法、电路板及电子设备技术

本发明专利技术公开了一种电路板的制造方法、电路板及电子设备，方法包括：制作三维基材，并在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材；在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板；在所述三维电路基板的焊盘位置进行点锡以及贴片，并对贴片后的三维电路基板进行焊接。通过本发明专利技术的方案，可以生成三维的装配印刷电路板，提高了装配印刷电路板的空间利用率，使得电路板的布线不受空间限制，节省了占用空间，有利于电路板应用产品的小型化。有利于电路板应用产品的小型化。有利于电路板应用产品的小型化。

【技术实现步骤摘要】
一种电路板的制造方法、电路板及电子设备


[0001]本专利技术涉及电路板
，尤其涉及一种电路板的制造方法、电路板及电子设备。

技术介绍

[0002]PCB(Printed circuit board。印刷电路板)是电子元器件的支撑体也是电子元器件电气之间的连接提供者，它几乎是一切电子产品的基础设施。随着电子设备越来越复杂，需要的配件越来越多，从而导致PCB上面的线路与配件也越来越密集了。PCB基板是由绝缘隔热、并不易弯曲的材质所制作成，在表面可以看到细小线路，这些线路被称作导线或称布线，并且这些线路用来提供PCB上电子元器件的电路连接。
[0003]当前业界PCB板一般为不易弯曲的二维平面结构，通过回流焊、波峰焊等工艺焊接，电子元器件只能安装在PCB板正背两个平面。对于异型空间结构，由于PCB板材质不易弯曲的特性，往往会被异型空间限制自身的形状和面积，在这种情况下PCB板的布局布线会非常困难。

技术实现思路

[0004]有鉴于此，本专利技术提出了一种电路板的制造方法、电路板及电子设备，在三维结构基板表面(包括曲面、折角面)通过特殊工艺蚀刻出金属导电线路和元器件焊盘，使得元器件可以根据异型空间结构有选择的布局在基板的不同表面，而不仅仅局限在二维平面。通过三维电路板的方式提高了电路板的空间利用率，有利于其应用产品的小型化；并且兼容SMT(Surface Mounted Technology，表面贴装技术)制程，可以规模化生产，生产成本低。
[0005]基于上述目的，本专利技术实施例的一方面提供了一种电路板的制造方法，具体包括如下步骤：
[0006]制作三维基材，并在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材；
[0007]在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板；
[0008]在所述三维电路基板的焊盘位置进行点锡以及贴片，并对贴片后的三维电路基板进行焊接。
[0009]在一些实施方式中，在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材包括：
[0010]基于所述三维基材制作覆盖对应的掩膜，并将三维电路图案雕刻在所述掩膜上；
[0011]将雕刻了三维电路图案的掩膜贴合在所述三维基材上，并将光刻胶涂抹在所述雕刻了三维电路图案的掩膜上以将所述三维电路图案曝光在所述三维基材上。
[0012]在一些实施方式中，在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板包括：
[0013]将所述曝光了三维电路图案的三维基材浸没在化学镀铜槽里以在所述曝光了三
维电路图案的三维基材的线路通道内沉积铜，从而形成所述三维电路基板。
[0014]在一些实施方式中，方法还包括：
[0015]对焊接后的三维电路基板进行AOI检查。
[0016]在一些实施方式中，基于所述三维基材制作覆盖对应的掩膜包括：
[0017]基于所述三维基材制作覆盖对应的菲林掩膜。
[0018]在一些实施方式中，在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板包括：
[0019]在所述曝光了三维电路图案的三维基材的线路通道内依次沉积铜、镍和金以形成三维电路基板。
[0020]在一些实施方式中，在所述三维电路基板的焊盘位置进行点锡包括：
[0021]基于点焊机在所述三维电路基板的焊盘位置进行点锡。
[0022]在一些实施方式中，对贴片后的三维电路基板进行焊接包括：
[0023]将所述贴片后的三维电路基板传送到回焊炉进行焊接。
[0024]本专利技术实施例的另一方面，还提供了一种电路板，基于电路板的制作方法制作而成，制作方法包括如下步骤：
[0025]制作三维基材，并在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材；
[0026]在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板；
[0027]在所述三维电路基板的焊盘位置进行点锡以及贴片，并对贴片后的三维电路基板进行焊接。
[0028]在一些实施方式中，在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材包括：
[0029]基于所述三维基材制作覆盖对应的掩膜，并将三维电路图案雕刻在所述掩膜上；
[0030]将雕刻了三维电路图案的掩膜贴合在所述三维基材上，并将光刻胶涂抹在所述雕刻了三维电路图案的掩膜上以将所述三维电路图案曝光在所述三维基材上。
[0031]在一些实施方式中，在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板包括：
[0032]将所述曝光了三维电路图案的三维基材浸没在化学镀铜槽里以在所述曝光了三维电路图案的三维基材的线路通道内沉积铜，从而形成所述三维电路基板。
[0033]在一些实施方式中，方法还包括：
[0034]对焊接后的三维电路基板进行AOI检查。
[0035]在一些实施方式中，基于所述三维基材制作覆盖对应的掩膜包括：
[0036]基于所述三维基材制作覆盖对应的菲林掩膜。
[0037]在一些实施方式中，在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板包括：
[0038]在所述曝光了三维电路图案的三维基材的线路通道内依次沉积铜、镍和金以形成三维电路基板。
[0039]在一些实施方式中，在所述三维电路基板的焊盘位置进行点锡包括：
[0040]基于点焊机在所述三维电路基板的焊盘位置进行点锡。
[0041]在一些实施方式中，对贴片后的三维电路基板进行焊接包括：
[0042]将所述贴片后的三维电路基板传送到回焊炉进行焊接。
[0043]本专利技术实施例的另一方面，还提供了一种电子设备，包括电路板，所述电路板基于电路板的制作方法制作而成，制作方法包括如下步骤：
[0044]制作三维基材，并在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材；
[0045]在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板；
[0046]在所述三维电路基板的焊盘位置进行点锡以及贴片，并对贴片后的三维电路基板进行焊接。
[0047]在一些实施方式中，在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材包括：
[0048]基于所述三维基材制作覆盖对应的掩膜，并将三维电路图案雕刻在所述掩膜上；
[0049]将雕刻了三维电路图案的掩膜贴合在所述三维基材上，并将光刻胶涂抹在所述雕刻了三维电路图案的掩膜上以将所述三维电路图案曝光在所述三维基材上。
[0050]在一些实施方式中，在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板包括：
[0051]将所述曝光了三维电路图案的三维基材浸没在化学镀铜槽里以在所述曝光了三维电路图案的三维基材的线路通道本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板的制作方法，其特征在于，包括：制作三维基材，并在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材；在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板；在所述三维电路基板的焊盘位置进行点锡以及贴片，并对贴片后的三维电路基板进行焊接。2.根据权利要求1所述的方法，其特征在于，在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材包括：基于所述三维基材制作覆盖对应的掩膜，并将三维电路图案雕刻在所述掩膜上；将雕刻了三维电路图案的掩膜贴合在所述三维基材上，并将光刻胶涂抹在所述雕刻了三维电路图案的掩膜上以将所述三维电路图案曝光在所述三维基材上。3.根据权利要求1所述的方法，其特征在于，在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板包括：将所述曝光了三维电路图案的三维基材浸没在化学镀铜槽里以在所述曝光了三维电路图案的三维基材的线路通道内沉积铜，从而形成所述三维电路基板。4.根据权利要求1所述的方法，其特征在于，还包括：对焊接后的三维电路基板进行AOI检查。5.根据权利要求2所述的方法，其特征在于，基于所述三维基材制作覆盖对应的掩膜包括：基于所述三维基材制作覆盖对应的菲林掩膜。6.根据权利要求3所述的方法，其特征在于...

【专利技术属性】
技术研发人员：杨瑞，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：