半导体器件及其制造方法和刻蚀方法技术

本发明专利技术提供了一种半导体器件及其制造方法和刻蚀方法。所述半导体器件包括衬底、顶部金属层和钝化层；所述顶部金属层设置于所述衬底的表面；所述钝化层覆盖所述顶部金属层及其周围的衬底，所述钝化层包括自下而上的第一介质层、刻蚀停止层、第二介质层和硬掩模层，所述第一介质层和所述第二介质层的材料相同，所述刻蚀停止层和所述硬掩模层的材料与所述第一介质层的材料不同。本发明专利技术通过制备包含第一介质层、刻蚀停止层、第二介质层和硬掩模层的钝化层，利用不同材料具有的刻蚀速率不同的特性确保了后续金属互连工艺的顺利进行，减少或避免顶部金属层在钝化层的刻蚀过程中受到等离子体损伤，提高了半导体器件的产量和良率。提高了半导体器件的产量和良率。提高了半导体器件的产量和良率。

【技术实现步骤摘要】
半导体器件及其制造方法和刻蚀方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种半导体器件及其制造方法和刻蚀方法。

技术介绍

[0002]在集成电路制造过程中，半导体器件表面的金属化和钝化是半导体制造工艺中必不可少的部分。半导体器件的金属化是应用化学或物理处理方法在所述半导体器件上淀积导电金属薄膜的过程。半导体器件的表面钝化(Passivation，PA)可以增强器件对离子沾污的阻挡能力，保护电路及内部互连线免受机械和化学损伤。
[0003]随着半导体器件的尺寸不断缩小，为了保护半导体器件的顶部金属层不受损伤，需要增加钝化层(尤其是位于所述顶部金属层的侧壁上的部分钝化层)的相对厚度，从而为所述顶部金属层提供更强的支撑力和保护。
[0004]参阅图1，当顶部金属层10表面形成的钝化层20的厚度增加时，光阻的厚度不足以支持钝化层的刻蚀。因此，需要对钝化层20进行平坦化处理，例如化学机械研磨工艺(Chemical Mechanical Polishing，CMP)，以减薄所述顶部金属层10表面的钝化层20的厚度，便于后续本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；顶部金属层，所述顶部金属层设置于所述衬底的表面；钝化层，所述钝化层覆盖所述顶部金属层及所述顶部金属层周围的衬底，所述钝化层包括自下而上的第一介质层、刻蚀停止层、第二介质层和硬掩模层，所述第一介质层和所述第二介质层的材料相同，所述刻蚀停止层和所述硬掩模层的材料与所述第一介质层的材料不同。2.如权利要求1所述的半导体器件，其特征在于，所述第一介质层和所述第二介质层为氧化硅层，所述刻蚀停止层为氮化硅层或氮氧化硅层，所述硬掩模层为氮化硅层。3.如权利要求1所述的半导体器件，其特征在于，所述第一介质层的厚度小于所述第二介质层的厚度，所述刻蚀停止层的厚度小于所述硬掩模层的厚度。4.如权利要求1或3所述的半导体器件，其特征在于，所述第一介质层的厚度范围为所述刻蚀停止层的厚度范围为所述第二介质层的厚度范围为所述硬掩模层的厚度范围为5.如权利要求1所述的半导体器件，其特征在于，所述衬底为硅衬底或绝缘体上硅衬底。6.一种半导体器件的制造方法，用于制造如权利要求1～5中任一项所述的半导体器件，其特征在于，包括：提供衬底，所述衬底上形成有顶部金属层；形成第一介质层，所述第一介质层覆盖所述顶部金属层及所述顶部金属层周围的衬底；在所述第一介质层...

【专利技术属性】
技术研发人员：严强生，卓明川，陈宏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：