本发明专利技术提供一种半导体芯片的掩膜版结构及半导体器件，掩膜版结构包括：掩膜版主体，开设多个通孔，多个所述通孔呈矩形阵列布置；多个线边图形，设置于每个所述通孔的矩形边处；多个拐角图形，设置于每个所述通孔的矩形直角处；其中，每个所述通孔的外侧，所述线边图形和所述拐角图形形成第一包围结构，两个相邻所述通孔共用或不共用所述第一包围结构的一边。本发明专利技术在掩膜版上的集成电路图案通过曝光转移至晶圆的光刻胶层时，可提高对光学邻近效应的修正。修正。修正。
【技术实现步骤摘要】
一种半导体芯片的掩膜版结构及半导体器件
[0001]本专利技术涉及半导体芯片领域，特别是涉及一种半导体芯片的掩膜版结构及半导体器件。
技术介绍
[0002]在半导体芯片器件的制程过程中，为了将掩膜版上的集成电路图案转移到晶圆的光刻胶层上，需要对掩膜版进行曝光处理。在对掩膜版上的集成电路图案进行曝光处理时，由于光学临近效应的影响，通孔部分在转移至晶圆的光刻胶层时会发生变形。并且随着电路密度的增加、电子器件生产工艺线宽的减小，通孔部分在转移至光刻胶层时产生的变形越加明显。因此，存在待改进之处。
技术实现思路
[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体芯片的掩膜版结构及半导体器件，用于改善现有技术中通孔部分在曝光转移至晶圆光刻胶层时产生的变形明显的问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种半导体芯片的掩膜版结构，包括：掩膜版主体，开设多个通孔，多个所述通孔呈矩形阵列布置；多个线边图形，设置于每个所述通孔的矩形边处；多个拐角图形，设置于每个所述通孔的矩形直角处；其中，每个所述通孔的外侧，所述线边图形和所述拐角图形形成第一包围结构，两个相邻所述通孔共用或不共用所述第一包围结构的一边。
[0005]在本专利技术一实施例中，当两个相邻所述通孔共用所述第一包围结构的一边时，在每个所述通孔中，所述通孔的中心与所述第一包围结构的中心相同。
[0006]在本专利技术一实施例中，当两个相邻所述通孔共用所述第一包围结构的一边时，在每个所述通孔外侧的所述第一包围结构中，所述线边图形和所述拐角图形呈矩形状。
[0007]在本专利技术一实施例中，当两个相邻所述通孔共用所述第一包围结构的一边时，在两个相邻所述通孔中，两个所述通孔的中心、两个所述通孔共用所述线边图形的中心位于同一直线上。
[0008]在本专利技术一实施例中，所述通孔的长度为L0，所述通孔的宽度为W0，所述拐角图形的长度为L1，所述拐角图形的宽度为W1，所述线边图形的长度为L2，所述线边图形的宽度为W2，满足：L1＜L0＜L2，W2＜W1＜W0。
[0009]在本专利技术一实施例中，当两个相邻所述通孔不共用所述第一包围结构的一边时，半导体芯片的掩膜版结构还包括：多个线条图形，设置于每个所述通孔对应所述线边图形的外侧；其中，每个所述第一包围结构的外侧，所述线条图形形成第二包围结构。
[0010]在本专利技术一实施例中，所述通孔的长度为L0，所述通孔的宽度为W0，所述拐角图形的长度为L1，所述拐角图形的宽度为W1，所述线边图形的长度为L2，所述线边图形的宽度为W2，所述线条图形的长度为L3，所述线条图形的宽度为W3，满足：L1＜L0＜L2＜L3，L1+L2＜L3，W3＜W2＜W1＜W0。
[0011]本专利技术还提出一种半导体器件，包括：透明基板；半透光层，形成于所述透明基板的表面；遮光层，形成于所述半透光层的表面；光刻胶层，形成于所述遮光层的表面；其中，通过刻蚀部分光刻胶层、部分遮光层、部分半透光层形成多个透光孔；通过刻蚀光刻胶层，刻蚀多个透光孔之间的遮光层，将掩膜版结构至于所述透光孔中，以在所述透明基板一侧照射入射光实现曝光；所述掩膜版结构，包括：掩膜版主体，开设多个通孔，多个所述通孔呈矩形阵列布置；多个线边图形，设置于每个所述通孔的矩形边处；多个拐角图形，设置于每个所述通孔的矩形直角处；其中，每个所述通孔的外侧，所述线边图形和所述拐角图形形成第一包围结构，两个相邻所述通孔共用或不共用所述第一包围结构的一边。
[0012]在本专利技术一实施例中，剩余所述遮光层之间的距离大于多个所述透光孔之间的距离。
[0013]在本专利技术一实施例中，通过刻蚀部分所述光刻胶层，以使得剩余所述光刻胶层之间的距离大于多个所述透光孔之间的距离；通过刻蚀部分所述遮光层，以使得多个所述透光孔的两侧，所述遮光层的顶部与所述光刻胶层的底部重合；通过刻蚀光刻胶层，刻蚀多个透光孔之间的遮光层，使得剩余所述遮光层之间的距离大于多个所述透光孔之间的距离。
[0014]如上所述，本专利技术的一种半导体芯片的掩膜版结构及半导体器件，具有以下有益效果：在掩膜版上的集成电路图案通过曝光转移至晶圆的光刻胶层时，可提高对光学邻近效应的修正，以提高掩膜版中通孔工艺窗口的产品质量。
附图说明
[0015]图1显示为本专利技术的一种半导体芯片的掩膜版结构的第一类图形示意图。
[0016]图2显示为本专利技术的一种半导体芯片的掩膜版结构的第二类图形示意图。
[0017]图3显示为本专利技术的一种半导体芯片的掩膜版结构的第三类图形示意图。
[0018]图4显示为本专利技术的一种半导体芯片的掩膜版结构的第四类图形示意图。
[0019]图5显示为本专利技术的一种半导体芯片的掩膜版结构的第五类图形示意图。
[0020]图6显示为本专利技术的一种半导体器件被刻蚀之前的结构示意图。
[0021]图7显示为本专利技术的一种半导体器件刻蚀部分光刻胶层的结构示意图。
[0022]图8显示为本专利技术的一种半导体器件刻蚀部分半透光层和部分遮光层的结构示意
图。
[0023]图9显示为本专利技术的一种半导体器件刻蚀光刻胶层的结构示意图。
[0024]图10显示为本专利技术的一种半导体器件再覆盖光刻胶层的结构示意图。
[0025]图11显示为本专利技术的一种半导体器件刻蚀部分光刻胶层的结构示意图。
[0026]图12显示为本专利技术的一种半导体器件刻蚀部分遮光层的结构示意图。
[0027]图13显示为本专利技术的一种半导体器件刻蚀光刻胶层和透光孔之间遮光层的结构示意图。
[0028]图14显示为本专利技术的一种半导体器件对掩膜图形曝光处理的工作示意图。
[0029]图15显示为本专利技术的一种半导体芯片的掩膜版结构经曝光处理在晶圆表面形成的图形示意图。
[0030]元件标号说明100、掩膜版主体；200、通孔；300、拐角图形；400、线边图形；500、线条图形；600、晶圆；700、透明基板；701、半透光层；702、遮光层；703、光刻胶层；704、透光孔；705、入射光。
具体实施方式
[0031]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其它优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。还应当理解，本专利技术实施例中使用的术语是为了描述特定的具体实施方案，而不是为了限制本专利技术的保护范围。下列实施例中未注明具体条件的试验方法，通常按照常规条件，或者按照各制造商所建议的条件。
[0032]请参阅图1至图6。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本专利技术可实施的限定条件本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体芯片的掩膜版结构，其特征在于，包括：掩膜版主体，开设多个通孔，多个所述通孔呈矩形阵列布置；多个线边图形，设置于每个所述通孔的矩形边处；多个拐角图形，设置于每个所述通孔的矩形直角处；其中，每个所述通孔的外侧，所述线边图形和所述拐角图形形成第一包围结构，两个相邻所述通孔共用或不共用所述第一包围结构的一边。2.根据权利要求1所述的半导体芯片的掩膜版结构，其特征在于，当两个相邻所述通孔共用所述第一包围结构的一边时，在每个所述通孔中，所述通孔的中心与所述第一包围结构的中心相同。3.根据权利要求1所述的半导体芯片的掩膜版结构，其特征在于，当两个相邻所述通孔共用所述第一包围结构的一边时，在每个所述通孔外侧的所述第一包围结构中，所述线边图形和所述拐角图形呈矩形状。4.根据权利要求1所述的半导体芯片的掩膜版结构，其特征在于，当两个相邻所述通孔共用所述第一包围结构的一边时，在两个相邻所述通孔中，两个所述通孔的中心、两个所述通孔共用所述线边图形的中心位于同一直线上。5.根据权利要求1所述的半导体芯片的掩膜版结构，其特征在于，所述通孔的长度为L0，所述通孔的宽度为W0，所述拐角图形的长度为L1，所述拐角图形的宽度为W1，所述线边图形的长度为L2，所述线边图形的宽度为W2，满足：L1＜L0＜L2，W2＜W1＜W0。6.根据权利要求1所述的半导体芯片的掩膜版结构，其特征在于，当两个相邻所述通孔不共用所述第一包围结构的一边时，半导体芯片的掩膜版结构还包括：多个线条图形，设置于每个所述通孔对应所述线边图形的外侧；其中，每个所述第一包围结构的外侧，所述线条图形形成第二包围结构。7.根据权利要求6所...
【专利技术属性】
技术研发人员：陈维邦，郑志成，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。