【技术实现步骤摘要】
本专利技术涉及半导体制造，特别涉及一种半导体结构的制备方法。
技术介绍
1、目前，为了获得更小面积、更高性能以及更低能耗的芯片，就需要进一步减小芯片上各类结构的图形大小及各类结构图形之间的间距，相应地制备在芯片上的接触孔（或沟槽）的尺寸也在减小，并且，在半导体芯片生产制备过程中就会遇到需要同时刻蚀形成不同深度的接触孔的情况，例如用于连接栅极和源漏极的接触孔。
2、然而，对于不同深度的接触孔，其底部附近位置的形状和尺寸与掩模版（光罩）所定义的图案容易产生偏差，如产生缺陷或线开路等，即接触孔底部的关键尺寸难以控制，而接触孔的直径直接影响接触孔的阻值，接触孔的阻值则影响到器件的反应速度。
3、因此，如何在保证形成的不同深度的接触孔的关键尺寸均符合设计要求的同时，减少高深宽比接触孔的刻蚀时长太长，而导致的低深宽比接触孔发生过刻蚀的损伤问题，已然成为本领域技术人员亟需解决的问题。
技术实现思路
1、本专利技术的目的在于提供一种半导体结构的制备方法，以在保证形成的不同深度的沟槽...
【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述第一待图形化堆叠层包括自下而上依次堆叠的氧化物层、无定型碳层、第一抗反射层和第二抗反射层。
3.如权利要求2所述的半导体结构的制备方法，其特征在于，在所述第一待图形化堆叠层内形成第一开口和第二开口之后，并使填充后的所述第二开口的剩余深度与所述第一开口的深度相同的步骤包括：
4.如权利要求3所述的半导体结构的制备方法，其特征在于，在所述第一开口和第二开口中均填充所述第一填充层之前，所述制备方法还包括：去除所述第一待图形化堆叠层...
【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述第一待图形化堆叠层包括自下而上依次堆叠的氧化物层、无定型碳层、第一抗反射层和第二抗反射层。
3.如权利要求2所述的半导体结构的制备方法，其特征在于，在所述第一待图形化堆叠层内形成第一开口和第二开口之后，并使填充后的所述第二开口的剩余深度与所述第一开口的深度相同的步骤包括：
4.如权利要求3所述的半导体结构的制备方法，其特征在于，在所述第一开口和第二开口中均填充所述第一填充层之前，所述制备方法还包括：去除所述第一待图形化堆叠层中的所述第二抗反射层、第一抗反射层和无定型碳层。
5.如权利要求1所述的半导体结构的制备方法，其特征在于，所述第一填充层的材料包括光刻胶，所述第二填充层的材料包括氧化物。
6.如权利要求4所述的半导体结构的制备方法，其特征在于，在深度相同的所述第一开口和所述填充后的第二...
【专利技术属性】
技术研发人员：谢斌根，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。