本申请公开了一种芯片时钟校准方法、装置、芯片、电子设备及存储介质，该方法包括：将芯片的外部晶体提供的外部时钟确定为所述芯片的主时钟；在接收到上位机发送的校准指令的情况下，基于所述校准指令中的校准值，对所述芯片的内部时钟进行校准；切换所述主时钟的时钟源，将所述内部时钟确定为所述主时钟，并向所述上位机反馈校准结果；在所述上位机确定所述校准结果符合第一校准要求的情况下，确定完成了对所述内部时钟的校准。该方法能够准确而高效的对芯片的内部时钟的校准。高效的对芯片的内部时钟的校准。高效的对芯片的内部时钟的校准。
【技术实现步骤摘要】
芯片时钟校准方法、装置、芯片、电子设备及存储介质
[0001]本申请涉及芯片设计、测试以及生产领域，特别涉及一种芯片时钟校准方法、装置、芯片、电子设备及存储介质。
技术介绍
[0002]芯片中具有内部时钟，在芯片工作的过程中经常需要调用到该内部时钟。但是，由于内部时钟本身具有缺陷，会出现提供时钟不准确的现象。这就需要对其进行校准。但是目前对内部时钟进行校准时经常会通过使用程控示波器等外部设备，与芯片连接并交互后才能实现对芯片的内部时钟的校准。该校准方式需额外设备支持，而且校准效率低下。
技术实现思路
[0003]本申请实施例的目的在于提供一种芯片的检测方法、装置、芯片、电子设备及存储介质，该方法能够在不需要外部设备参与的情况下，准确而高效的实现对芯片的内部时钟的校准。
[0004]为了实现该目的本申请提供了一种芯片时钟校准方法，应用于芯片上，该方法包括：将芯片的外部晶体提供的外部时钟确定为所述芯片的主时钟；在接收到上位机发送的校准指令的情况下，基于所述校准指令中的校准值，对所述芯片的内部时钟进行校准；切换所述主时钟的时钟源，将所述内部时钟确定为所述主时钟，并向所述上位机反馈校准结果；在所述上位机确定所述校准结果符合第一校准要求的情况下，确定完成了对所述内部时钟的校准。
[0005]作为可选，所述芯片与所述上位机通过串口连接，所述在接收到上位机发送的校准指令的情况下，基于所述校准指令中的校准值，对所述芯片的内部时钟进行校准，包括：在接收到所述上位机发送的基于串口通信的所述校准指令的情况下，从所述校准指令中获取所述校准值对应的数据帧；基于所述数据帧确定所述校准值；将所述校准值写入所述芯片中的第一寄存器，以覆盖所述第一寄存器中存储的原始校准值。
[0006]作为可选，在向所述上位机反馈校准结果后，所述方法还包括：切换所述主时钟的时钟源，将所述外部时钟确定为所述主时钟，以准备再次接收所述上位机发送的校准指令。
[0007]作为可选，所述方法还包括：在所述上位机确定所述校准结果不符合所述第一校准要求的情况下，重新接收所述上位机发送的更新后的所述校准指令，其中更新后的所述校准指令中具有更新后的所述
校准值。
[0008]作为可选，其中，所述上位机通过所述校准结果中数据帧的格式确定所述校准结果是否符合第一校准要求 ，所述数据帧至少具有帧头和帧尾。
[0009]作为可选，其中，所述第一校准要求包括：所述数据帧的帧头与预存帧头信息的内容相同，且所述数据帧的帧尾与预存帧尾信息的内容相同。
[0010]作为可选，其中，所述内部时钟的功耗小于所述外部时钟的功耗，所述方法还包括：在所述上位机确定所述校准结果符合第一校准要求的情况下，调用校准后的所述内部时钟。
[0011]作为可选，在调用校准后的所述内部时钟后，所述方法还包括：基于预设时间间隔获取所述内部时钟；在确定所述内部时钟与标准时钟的差别大于第一范围的情况下，再次启动对所述内部时钟的校准操作。
[0012]本申请实施例还提供了一种芯片时钟校准装置，包括：第一确定模块，其配置为将芯片的外部晶体提供的外部时钟确定为所述芯片的主时钟；校准模块，其配置为在接收到上位机发送的校准指令的情况下，基于所述校准指令中的校准值，对所述芯片的内部时钟进行校准；反馈模块，其配置为切换所述主时钟的时钟源，将所述内部时钟确定为所述主时钟，并向所述上位机反馈校准结果；第二确定模块，其配置为在所述上位机确定所述校准结果符合第一校准要求的情况下，确定完成了对所述内部时钟的校准。
[0013]本申请实施例还提供了一种芯片，所述芯片上集成有如上所述的芯片时钟校准装置。
[0014]本申请实施例还提供了一种电子设备，包括处理器和存储器，所述存储器中存储有可执行程序，所述存储器执行所述可执行程序以进行如上所述的方法的步骤。本申请实施例还提供了一种存储介质，所述存储介质承载有一个或者多个计算机程序，所述一个或者多个计算机程序被处理器执行时实现如上所述方法的步骤。
[0015]本申请实施例的有益效果在于：本申请实施例的该芯片时钟校准方法，能够通过对芯片的主时钟的灵活切换的方式，准确的接收上位机发送的校准指令，从而在不需要外部设备参与的情况下，准确而高效的对芯片的内部时钟的校准。
附图说明
[0016]图1为本申请实施例的芯片时钟校准方法的流程图；图2为本申请实施例的上位机与芯片连接关系示意图；图3为本申请实施例的图1中步骤S200的一个实施例的流程图；图4为本申请实施例的芯片时钟校准方法的一个实施例的流程图；图5为本申请实施例的芯片时钟校准方法的另一个具体实施例的流程图；图6为本申请实施例的芯片时钟校准装置的结构框图；
图7为本申请实施例的电子设备的结构框图。
具体实施方式
[0017]此处参考附图描述本申请的各种方案以及特征。
[0018]应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本申请的范围和精神内的其他修改。
[0019]包含在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且与上面给出的对本申请的大致描述以及下面给出的对实施例的详细描述一起用于解释本申请的原理。
[0020]通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本申请的这些和其它特性将会变得显而易见。
[0021]还应当理解，尽管已经参照一些具体实例对本申请进行了描述，但本领域技术人员能够确定地实现本申请的很多其它等效形式。
[0022]当结合附图时，鉴于以下详细说明，本申请的上述和其他方面、特征和优势将变得更为显而易见。
[0023]此后参照附图描述本申请的具体实施例；然而，应当理解，所申请的实施例仅仅是本申请的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本申请模糊不清。因此，本文所申请的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本申请。
[0024]本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”，其均可指代根据本申请的相同或不同实施例中的一个或多个。
[0025]本申请实施例的一种芯片时钟校准方法，该方法应用于芯片上，该时钟校准方法通过对外部时钟和内部时钟之间的切换，准确的接收到上位机发送的校准值，从而基于校准值对内部时钟进行校准。具体的，该方法包括：将芯片的外部晶体提供的外部时钟确定为芯片的主时钟，由于外部晶体提供的外部时钟准确，因此基于主时钟接收上位机发送的校准指令时，不会触发数据传输错误。从而确保通过校准指令能够接收到准确的校准值。进而可以基于获取到的校准值对芯片的内部时钟进行校准。此外，芯片对内部时钟校准后还可以在将内部时钟确定为主时钟的情况下，将校准结果反馈给上本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片时钟校准方法，其特征在于，应用于芯片上，该方法包括：将芯片的外部晶体提供的外部时钟确定为所述芯片的主时钟；在接收到上位机发送的校准指令的情况下，基于所述校准指令中的校准值，对所述芯片的内部时钟进行校准；切换所述主时钟的时钟源，将所述内部时钟确定为所述主时钟，并向所述上位机反馈校准结果；在所述上位机确定所述校准结果符合第一校准要求的情况下，确定完成了对所述内部时钟的校准。2.根据权利要求1所述的方法，其特征在于，所述芯片与所述上位机通过串口连接，所述在接收到上位机发送的校准指令的情况下，基于所述校准指令中的校准值，对所述芯片的内部时钟进行校准，包括：在接收到所述上位机发送的基于串口通信的所述校准指令的情况下，从所述校准指令中获取所述校准值对应的数据帧；基于所述数据帧确定所述校准值；将所述校准值写入所述芯片中的第一寄存器，以覆盖所述第一寄存器中存储的原始校准值。3.根据权利要求1所述的方法，其特征在于，在向所述上位机反馈校准结果后，所述方法还包括：切换所述主时钟的时钟源，将所述外部时钟确定为所述主时钟，以准备再次接收所述上位机发送的校准指令。4.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述上位机确定所述校准结果不符合所述第一校准要求的情况下，重新接收所述上位机发送的更新后的所述校准指令，其中更新后的所述校准指令中具有更新后的所述校准值。5.根据权利要求4所述的方法，其特征在于，其中，所述上位机通过所述校准结果中数据帧的格式确定所述校准结果是否符合第一校准要求，所述数据帧至少具有帧头和帧尾。6.根据权利要求5所述的方法，其特征在于，...
【专利技术属性】
技术研发人员：胡登极，
申请(专利权)人：南京芯驰半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。