一种基于多处理器时钟同步方法技术

本发明专利技术公开了一种基于多处理器时钟同步方法，该方法基于双路服务器系统，其双路服务器系统包括：至少一个时钟同步模块、至少一个计数同步模块、CPLD逻辑控制芯片；其中，至少一个时钟同步模块与所述CPLD逻辑控制芯片电性连接，至少一个计数同步模块与所述CPLD逻辑控制芯片电性连接；基于多处理器时钟同步方法采用时钟同步模块与计数同步模块协同作业，两者信号均传输至CPLD逻辑控制芯片进行统一控制整体时序。本发明专利技术采用多处理器时钟同步方案，严格控制系统运行过程中多核协作和资源调度的时钟信号同步和硬件计数同步。同时建立晶振补偿系数模型，可实现补偿系统的动态迭代，从而使系统能够维持高精度时钟同步。而使系统能够维持高精度时钟同步。而使系统能够维持高精度时钟同步。

【技术实现步骤摘要】
一种基于多处理器时钟同步方法


[0001]本专利技术涉及时间同步技术，具体涉及一种基于多处理器时钟同步方法。

技术介绍

[0002]时钟同步是指调整系统中网络设备或计算机的时钟，使之与其它时钟源的时间保持一致或者偏差限定在足够小的范围内的过程。时钟同步是分布式仿真系统的核心技术之一，在分布式仿真系统中，数据采集、模型处理、人机交互等都分布在不同的节点上，因此进行时钟同步的目的是维护一个全局一致的物理或逻辑时钟，以使得系统中的信息、事件及各节点与时间有关的行为有一个全局一致的解释或者是提供一种仿真时间的推进机制，以确保节点发送和接收消息在时间逻辑上是完全正确的。
[0003]现有技术CN106027190B公开了一种时钟同步方法及装置，该方法及装置应用于光载无线RoF与无源光网络PON融合的网络，该方法包括：混合光线路终端OLT通过RoF链路将其所获取的模拟的原子时钟同步信号发送至网络模块，由网络模块提取该模拟的原子时钟同步信号；网络模块通过其所记录的时刻信息，计算时钟调整信息，调整网络模块的时钟。该方法及装置在RoF与PON融合的网络中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于多处理器时钟同步方法，其特征在于，所述该方法基于双路服务器系统，所述双路服务器系统包括：至少一个时钟同步模块、至少一个计数同步模块、CPLD逻辑控制芯片；其中，所述至少一个时钟同步模块与所述CPLD逻辑控制芯片电性连接，所述至少一个计数同步模块与所述CPLD逻辑控制芯片电性连接；所述基于多处理器时钟同步方法采用时钟同步模块与计数同步模块协同作业，两者信号均传输至CPLD逻辑控制芯片进行统一控制整体时序。2.根据权利要求1所述的一种基于多处理器时钟同步方法，其特征在于，所述至少一个时钟同步模块中，其中每个时钟同步模块均包含：counter计数器、至少一个timer调度器、Core内核。3.根据权利要求2所述的一种基于多处理器时钟同步方法，其特征在于，所述至少一个时钟同步模块连接同一个晶振，所述晶振将时钟基准频率信息传递给counter计数器，counter计数器接受信号后分配给至少一个timer调度器，所述至少一个timer调度器最终将信号传递给Core内核。4.根据权利要求3所述的一种基于多处理器时钟同步方法，其特征在于，所述双路服务器系统通电后，CPLD逻辑控制芯片控制晶振使其发出高频率的信号，使得至少一个时钟同步模块中counter计数器同步启动。5.根据权利要求1所述的一种基于多处理器时钟同步方法，其特征在于，所述至少一个计数同步模块，其中每个计数同步模块均包含：counter计数器、热复位模块、CPIO备份模块。6.根据权利要求5所述的一种基于多处理器时钟同步方法，其特征在于，所述双路服务器系统通电后，CPLD逻辑控制芯片释放信号，热复位模块接收到信号后将counter计数器的值清零，重新启动counter计数器，此时counter计数器的值同步到CPIO备份模块。7.根据权利要求5所述的一种基于多处理器时钟同步方法，其特征在于，所述至少一个计数同步模块中的CPIO备份模块内数值相同才能传递出信号，否则信号将被终止。8.根据权利要求3所述的一种基于多处理器时钟同步方法，其特征在于，所述晶振将信息传递给counter计数器时，由于晶振频率发生波动从而导致时钟同步的精准性，因此建立如...

【专利技术属性】
技术研发人员：谢丛茵，高杰，张鲁峰，谢贵超，杨艳苏，
申请(专利权)人：中电长城圣非凡信息系统有限公司，
类型：发明
国别省市：