半导体器件和包括所述半导体器件的电子系统技术方案

公开了半导体器件和包括所述半导体器件的电子系统。一种半导体器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括以交替方式堆叠的电极和介电层，多个电极中的每一个电极包括在单元阵列区上的电极部和在连接区上的焊盘部；虚设竖直结构，在连接区上并贯穿每一个电极的焊盘部；以及单元接触插塞，在连接区上并耦接到每一个电极的焊盘部。焊盘部的厚度大于电极部的厚度。焊盘部具有与电极部连接的下部和在下部上的上部。在相邻的虚设竖直结构之间，上部的宽度不小于下部的宽度。上部的宽度不小于下部的宽度。上部的宽度不小于下部的宽度。

【技术实现步骤摘要】
半导体器件和包括所述半导体器件的电子系统
[0001]相关申请的交叉引用
[0002]本申请根据要求于2021年11月29日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0167278的优先权，其公开内容由此通过引用全部并入。


[0003]本专利技术构思的实施例涉及一种半导体器件和包括所述半导体器件的电子系统。

技术介绍

[0004]能够存储大量数据的半导体器件可以用于需要数据存储的电子系统。因此，已经进行了研究以增加半导体器件的数据存储容量。例如，作为增加数据存储容量的一种方法，半导体器件可以包括三维布置的存储器单元而不是二维布置的存储器单元。

技术实现思路

[0005]本专利技术构思的一些实施例可以提供具有改进的可靠性和增加的集成度的半导体器件。
[0006]本专利技术构思的一些实施例可以提供一种包括半导体器件的电子系统。
[0007]根据本专利技术构思的一些实施例，一种半导体器件可以包括：衬底，包括单元阵列区和连接区；电极结构，包括以交替方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括以交替方式竖直堆叠在所述衬底上的多个电极和多个介电层，所述多个电极中的每一个电极包括所述单元阵列区上的电极部和所述连接区上的焊盘部；所述连接区上的多个虚设竖直结构，所述多个虚设竖直结构分别贯穿所述多个电极的所述焊盘部；以及单元接触插塞，在所述连接区上并被耦接到所述多个电极中的每一个电极的所述焊盘部，其中，所述焊盘部的厚度大于所述电极部的厚度，其中，所述焊盘部具有与所述电极部连接的下部和在所述下部上的上部，以及其中，在所述多个虚设竖直结构中的相邻虚设竖直结构之间，所述上部的宽度不小于所述下部的宽度。2.根据权利要求1所述的半导体器件，还包括所述多个虚设竖直结构与所述多个电极之间的多个侧壁介电图案，所述侧壁介电图案至少部分地围绕所述多个虚设竖直结构。3.根据权利要求2所述的半导体器件，其中，所述焊盘部具有与所述多个侧壁介电图案中的对应侧壁介电图案相邻的阶梯侧壁。4.根据权利要求2所述的半导体器件，其中，所述焊盘部具有与所述多个侧壁介电图案中的对应侧壁介电图案相邻的倾斜侧壁。5.根据权利要求2所述的半导体器件，其中，所述焊盘部具有从所述上部朝向所述下部逐渐减小的宽度。6.根据权利要求1所述的半导体器件，其中，所述多个虚设竖直结构中的每一个虚设竖直结构包括：虚设接触插塞，与所述衬底接触；以及虚设间隔物，至少部分地围绕所述虚设接触插塞的侧壁。7.根据权利要求1所述的半导体器件，其中，所述多个虚设竖直结构布置在每个单元接触插塞周围。8.根据权利要求1所述的半导体器件，还包括所述单元阵列区上的多个竖直结构，所述多个竖直结构贯穿所述电极结构，其中，在所述半导体器件的截面图中，所述多个虚设竖直结构的顶表面位于与所述多个竖直结构的顶表面的高度不同的高度处。9.根据权利要求1所述的半导体器件，还包括所述连接区上所述衬底与所述电极结构之间的虚设介电图案，其中，所述多个虚设竖直结构贯穿所述虚设介电图案。10.根据权利要求1所述的半导体器件，其中，所述衬底是第一衬底，所述半导体器件还包括：外围电路结构，在所述衬底下方，使得所述衬底在所述外围电路结构与所述电极结构之间，所述外围电路结构包括集成在第二衬底上的多个外围电路；所述连接区上的多个模制图案，在所述半导体器件的截面图中，所述多个模制图案和所述多个电极位于相同的高度处；以及
多个贯通接触插塞，分别贯穿所述多个模制图案并与所述多个外围电路连接，其中，所述多个贯通接触插塞的顶表面与所述多个虚设竖直结构的顶表面共面。11.根据权利要求1所述的半导体器件，还包括：所述连接区上的多个模制图案，在所述半导体器件的截面图中，所述多个模制图案和所述多个电极位于相同的高度处；以及多个贯通接触插塞，分别贯穿所述多个模制图案。12.根据权利要求1所述的半导体器件，还包括：所述衬底与所述电极结构之间的半导体层；所述半导体层上的平坦化介电层，至少部分地覆盖所述电极结构；以及所述连接区上的外围连接插塞，所述外围连接插塞贯穿所述平坦化介电层并与所述半导体层连接，其中，所述外围连接插塞的顶表面与所述多个虚设竖直结构的顶表面共面。13.根据权利要求1所述的半导体器件，还包括：所述单元阵列区上所述衬底与所述电极结构之间的源极导电图案；以及所述单元阵列区上的多个竖直结构，所述多个竖直结构贯穿所述电极结构和所述源极导电图案，其中，所述多个竖直结构中的每一个竖直结构包括：竖直半导体图案，所述竖直半导体图案的侧壁与所述源极导电图案部分接触；以及数据存储图案，至少部分地围绕所述竖直半导体图案的所述侧壁。14...

【专利技术属性】
技术研发人员：具池谋，金志荣，梁宇成，成锡江，李昌燮，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：