提供了一种非易失性存储器装置及其操作方法。非易失性存储器装置的操作方法，非易失性存储器装置包括各自包括第一堆叠件和邻近于第一堆叠件的第二堆叠件的多个单元串，操作方法包括步骤：通过将包括第一多个电压电平的编程电压施加至连接至多个单元串中的每一个的第一堆叠件的选择字线，在其中多个编程循环被执行的时间段期间执行第一编程操作；在该时间段期间，将包括第二多个电压电平的第二电压施加至连接至多个单元串中的每一个的第一堆叠件的非选择字线；以及在该时间段期间，将第三电压保持在第一电平，第三电压施加至连接至多个单元串中的每一个的第二堆叠件的非选择字线。字线。字线。
【技术实现步骤摘要】
非易失性存储器装置及其编程方法
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2021年11月23日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0162599的优先权，该申请的公开以引用方式全文并入本文中。
[0003]本公开整体涉及一种非易失性存储器装置，更具体地说，涉及一种非易失性存储器装置及其编程方法，该非易失性存储器装置的升压(boosting)效率通过在多堆叠结构中使用中心伪线晶体管而增大。
技术介绍
[0004]半导体存储器装置用于存储数据，并且分为易失性存储器装置和非易失性存储器装置。作为非易失性存储器装置的示例，闪速存储器装置可用于智能电话、个人计算机(PC)、固态驱动器(SSD)、通用串行总线(USB)存储器、数码相机、移动电话、平板PC和其它装置。
[0005]在具有多堆叠结构的三维(3D)NAND闪速存储器中，伪字线存在于多堆叠件之间。伪字线由于处理原因等未被用作存储数据的存储器单元。虽然伪字线占据闪速存储器中的空间，但是难以使用伪字线存储数据，并且因此，伪字线被看作是浪费的资源。需要利用伪字线开发闪速存储器的性能。
[0006]随着高度集成的竖直闪速存储器装置的数量增加，闪速存储器的沟道变长。随着沟道变长，升压涉及的字线的数量增加，并且因此，升压效率降低。
技术实现思路
[0007]提供了一种其中利用中心伪线晶体管增大升压效率的存储器装置及其编程方法。
[0008]附加方面将在下面的描述中部分阐述，并且部分将从描述中显而易见，或者可以通过所呈现的实施例的实践来了解。
[0009]根据示例实施例的一方面，一种非易失性存储器装置的操作方法，非易失性存储器装置包括各自包括第一堆叠件和邻近于第一堆叠件的第二堆叠件的多个单元串，操作方法可包括步骤：通过将包括多个第一电压电平的编程电压施加至连接至多个单元串中的每一个的第一堆叠件的选择字线，在其中多个编程循环被执行的时间段中执行第一编程操作；在该时间段中，将包括第二多个电压电平的第二电压施加至连接至多个单元串中的每一个的第一堆叠件的非选择字线；以及在该时间段中，将第三电压保持在第一电平，第三电压施加至连接至多个单元串中的每一个的第二堆叠件的非选择字线。
[0010]根据示例实施例的一方面，一种非易失性存储器装置的操作方法，非易失性存储器装置包括连接至多条位线的多个单元串，其中，多个单元串包括分别连接至多条位线的多个串选择晶体管，操作方法可包括：在第一时间段期间将包括第一电平的第一电压施加至多条位线中的第一位线和第二位线；在第一时间段之后的第二时间段期间将包括第二电
平的第二电压施加至第一位线；在第二时间段期间，将多个串选择晶体管中的连接至第一位线的单元串中包括的第一串选择晶体管导通；在第二时间段期间，将多个串选择晶体管中的连接至第二位线的单元串中包括的第二串选择晶体管截止；以及在第二时间段期间，将施加至第二位线的第三电压保持在第二电平。
[0011]根据示例实施例的一方面，一种非易失性存储器装置可包括：存储器单元阵列，其包括多个单元串；电压生成器，其被配置为生成施加至连接至多个单元串的位线的电压；以及控制电路，其被配置为对从存储器单元阵列外部接收的数据编程。控制电路可被配置为：通过以下操作来控制包括选择字线的选择堆叠件与邻近于选择堆叠件的堆叠件之间的电连接：控制邻近于选择堆叠件和与选择堆叠件邻近的堆叠件之间的边界的至少一个晶体管，并且控制施加至连接至于选择堆叠件邻近的堆叠件的非选择字线的电压，以在其中用于存储器单元阵列的多个编程循环被执行的时间段期间保持第一电平。
附图说明
[0012]本公开的特定实施例的以上和其它方面、特征和优点将从下面结合附图的描述中更加显而易见，在附图中：
[0013]图1是根据示例实施例的非易失性存储器装置的编程方法的流程图；
[0014]图2是根据示例实施例的存储器系统的框图；
[0015]图3是根据示例实施例的图2的存储器装置的框图；
[0016]图4是示出根据示例实施例的图3的存储器块的透视图；
[0017]图5是根据示例实施例的图3的存储器块的等效电路图；
[0018]图6是示出根据示例实施例的图5的存储器块的编程偏压条件的示例的图；
[0019]图7是示出根据示例实施例的具有一条中心伪线的存储器单元阵列的结构的电路图；
[0020]图8是示出根据示例实施例的具有两条中心伪线的存储器单元阵列的结构的电路图；
[0021]图9是示出根据示例实施例的二堆叠单元串的图；
[0022]图10是示出根据示例实施例的将编程禁止预充电电压施加至位线的图；
[0023]图11A、图11B和图11C是示出根据示例实施例的当第一堆叠件被编程时单元串的操作的图；
[0024]图12是示出根据示例实施例的当第二堆叠件被编程时的单元串的操作的图；
[0025]图13A和图13B是示出根据示例实施例的电压电平的时序的图；
[0026]图14A、图14B和图14C是示出根据示例实施例的三堆叠单元串的操作的图；以及
[0027]图15是示出根据示例实施例的BV NOT AND(NAND)结构的图。
具体实施方式
[0028]下文中，参照附图描述本公开的各个实施例。
[0029]图1是根据示例实施例的非易失性存储器装置的编程方法的流程图。非易失性存储器装置的编程方法可包括多个操作S100至S300。在图1中，多个单元串可包括选择单元串和至少一个非选择单元串，如参照图11A至图11C描述的。多个单元串可分别布置在源极线
与包括编程使能位线和至少一个编程禁止位线的多条位线之间。单元串中的每一个可包括包括选择字线的选择堆叠件和不包括选择字线的非选择堆叠件。
[0030]多个单元串可分类为参照图9至图12描述的两个堆叠件，并且可分类为参照图14A至图14C描述的三个堆叠件。
[0031]在操作S100中，在多个编程循环被执行的时间段期间，可通过将具有多个电压电平的编程电压施加至连接至多个单元串中的每一个中包括的选择堆叠件的选择字线来执行编程操作。多个电压电平是随着编程循环通过增量步进脉冲编程(ISPP)进行而施加至选择字线的编程电压的电压电平，并且可逐渐增大。
[0032]在操作S200中，在该时间段期间，可将具有多个电压电平的电压施加至连接至多个单元串中的每一个中包括的选择堆叠件的非选择字线。施加至非选择字线的通过电压也可随着编程电压增大而逐渐增大，以减小编程电压扰动。
[0033]在操作S300中，在该时间段期间，施加至连接至多个单元串中的每一个中包括的非选择堆叠件的非选择字线的电压保持在恒定电压电平。通过保持电压电平恒定，非选择堆叠件消耗的电流量可减少。
[0034]随着闪速存储器的集成度增加，其中闪速存储器竖直地堆叠的堆叠件的数量本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种非易失性存储器装置的操作方法，所述非易失性存储器装置包括多个单元串，所述多个单元串各自包括第一堆叠件和邻近于所述第一堆叠件的第二堆叠件，所述操作方法包括步骤：通过将包括多个第一电压电平的编程电压施加至连接至所述多个单元串中的每一个单元串的所述第一堆叠件的选择字线，在其中多个编程循环被执行的时间段期间执行第一编程操作；在所述时间段期间，将包括多个第二电压电平的第二电压施加至连接至所述多个单元串中的每一个单元串的所述第一堆叠件的非选择字线；以及在所述时间段期间，将第三电压保持在第一电平，所述第三电压被施加至连接至所述多个单元串中的每一个单元串的所述第二堆叠件的非选择字线。2.根据权利要求1所述的操作方法，其中，所述第一电平包括通过电压电平或读电压电平。3.根据权利要求1所述的操作方法，其中，所述多个编程循环中的每一个编程循环包括：将包括第一位线电平的第四电压施加至连接至所述多个单元串的多条位线中的编程目标位线和编程禁止位线的位线设置步骤；对连接至所述选择字线的存储器单元执行第二编程操作的步骤；以及对连接至所述选择字线的所述存储器单元执行验证操作的步骤。4.根据权利要求1所述的操作方法，还包括，在所述多个编程循环中，在所述编程电压被施加至所述选择字线时，将第一伪电压施加至连接至邻近于所述第一堆叠件和所述第二堆叠件之间的边界的多个晶体管的字线。5.根据权利要求1所述的操作方法，还包括：初始化所述多个单元串的字线电压。6.一种非易失性存储器装置的操作方法，所述非易失性存储器装置包括连接至多条位线的多个单元串，其中，所述多个单元串包括分别连接至所述多条位线的多个串选择晶体管，所述操作方法包括：在第一时间段期间将包括第一电平的第一电压施加至所述多条位线中的第一位线和第二位线；在所述第一时间段之后的第二时间段期间将包括第二电平的第二电压施加至所述第一位线；在所述第二时间段期间，将所述多个串选择晶体管中的连接至所述第一位线的单元串中包括的第一串选择晶体管导通；在所述第二时间段期间，将所述多个串选择晶体管中的连接至所述第二位线的单元串中包括的第二串选择晶体管截止；以及在所述第二时间段期间，将施加至所述第二位线的第三电压保持在所述第二电平。7.根据权利要求6所述的操作方法，其中，所述第一位线和所述第二位线分别连接至所述多个单元串中的第一单元串和第二单元串，其中，所述第一单元串和所述第二单元串中的每一个包括具有连接至选择字线的选择堆叠件的多个堆叠件，并且其中，将包括所述第二电平的所述第二电压施加至所述第一位线的步骤包括：通过将
第一伪电压施加至邻近于与所述第一单元串中包括的第一选择堆叠件邻近的堆叠件与所述第一选择堆叠件的边界的至少一个晶体管，将所述第一选择堆叠件的沟道与所述第一位线彼此电连接。8.根据权利要求7所述的操作方法，其中，在所述第二时间段期间将施加至所述第二位线的所述第三电压保持在所述第二电平的步骤包括：通过将所述第一伪电压施加至邻近于与所述第二单元串中包括的第二选择堆叠件邻近的堆叠件与所述第二选择堆叠件之间的边界的所述至少一个晶体管，将所述第二选择堆叠件的沟道与所述第二位线彼此电断开。9.根据权利要求7所述的操作方法，其中，第四电平电压包括通过将所述至少一个晶体管的阈电压和所述第二电压的第二值彼此相加获得的第一值，并且所述第一伪电压包括所述阈电压和所述第四电平电压之间的电压电平。10.根据权利要求7所述的操作方法，还包括：在所述第一时间段和所述第二时间段期间，将通过电压施加至连接至与所述第一选择堆叠...
【专利技术属性】
技术研发人员：崔容赫，李耀翰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。